| Cap. 1: Introduzione |
| Cap. 2: RISC-CISC (2.1-2.4), (2.11), (2.13) |
| Cap. 3: Periferiche I/O (3.1-3.3) |
| Cap. 4: Software (4.1-4.6) |
| Cap. 5: Architettura (5.1-5.4), (5.7-5.8) |
| Cap. 6: Pipeline (6.1-6.7) |
| Cap. 8: Memorie cache (8.5-8.6) |
| Cap. 7: Bus (7.1-7.2) |
| Cap. 10: Applicazioni embedded (10.1-10.2), (10.6-10.8) |
| App. B: Processore Altera Nios II (B.1-B.3), (B.9-B.12) |
| Argomento |
|
| Flusso di progetto di un SOPC ed esemplificazione con i CAD Tool Altera (Quartus II - Nios II SBF for Eclipse) |
SOPC_design_flow.pdf (368 KB) |
| Semplice
configurazione del processore Nios II (DE2 Basic Computer) e
organizzazione della periferica Parallel Port. Accesso ai registri di
una periferica. |
SOPC_DE2_Basic_Computer.pdf (583 KB) |
| Tipi interi (di lunghezza fissata) in C. Operatori logici e bitwise. Manipolazione di bit. |
SOPC_Bit_Manipulation_C.pdf (416 KB) |
| Nios II device driver e HAL. Esempio per la perifierica Parallel Port |
SOPC_NiosII_HAL.pdf (623 KB) |
| Interval timer core. Struttura hardware e HAL (System clock e timestamp) |
SOPC_NiosII_Interval_Timer_Core.pdf (738 KB) |
| JTAG UART. Struttura hardware e modelli di programmazione con file descriptor e file pointer |
SOPC_NiosII_JTAG_UART_Core.pdf (730 KB) |
| Eccezioni software e interruzioni hardware. Struttura interna e HAL API |
SOPC_NiosII_Exception_Interrupt.pdf (1.2 MB) |
| Generazione di un semplice processore basato sul core Nios II/e |
SOPC_Nios_HW_Tutorial.pdf (705 KB) |
| System Fabric Interconnect; Interfaccia Avalon Memory-Mapped |
SOPC_Nios_Avalon.pdf (602 kB) |
| Tecniche per la riduzione della dimensione del codice |
SOPC_Nios_Code_Size.pdf (369 KB) |
| Esempio di espansione di un processore inserendo una nuova periferica (display LCD) |
SOPC_Nios_HW_Configuration.pdf (688 KB) |
| Meccanismi di accesso alla memoria dei core Nios II. Pipeline negli accessi in lettura a slave con latenza fissa e variabile. |
SOPC_Nios_Memory.pdf (617 KB) |
| Interfaccia Avalon Streaming. Arbitraggio del bus Avalon Memory-Mapped |
SOPC_Nios_Avalon_ST.pdf (1313 KB) |
| My_DE2_Basic_Computer: progetto Quartus II |
My_DE2_Basic_Computer_20120307.zip (12.8 MB) |
| C-source template for using the 7-seg displays on Altera DE2 board |
seven_segments.c |
| C-source that shows how to use the Interval Timer peripheral to profile a portion of code (Timestamp HAL) |
Profiling_w_Timestamp.c |
| C-source which
shows blocking and non-blocking communication between a Host PC and
Nios II processor through JTAG-UART peripheral |
Serial_comm.c |
| C-source that shows how to set up the interrupt connected to an event occurring in the Parallel Port peripheral (pushbutton) |
Playing_w_interrupts.c |
| Template for creating a Nios II custom peripheral (PWM component) | My_DE2_Custom_peripheral_template.zip (942 KB) |
| Esempi uso cache e tightly memories con il core Nios II/f. |
My_DE2_Fast_Computer.zip (4.8 MB) |
| Nios II Processor Reference Handbook |
n2cpu_nii5v1.pdf (2.3 MB) |
| Nios II Software Developer's Handbook | n2sw_nii5v2.pdf (4.2 MB) |
| Embedded Peripherals IP User Guide |
ug_embedded_ip.pdf (6.6 MB) |
| Avalon Interface Specification |
mnl_avalon_spec.pdf (1.7 MB) |