Corso Sistemi Embedded (cod. 311II) AA 2013/14

Responsabile: Prof. Roberto Saletti
Docenti: Prof. Roberto Saletti, Prof. Sergio Saponara, Ing. Federico Baronti

Progetti assegnati

Materiale didattico

Libro di riferimento:

C. Hamacher, Z. Vranesic, S. Zaky, N. Manjikian "Computer Organization and Embedded Systems,"
McGraw-Hill International Edition

Cap. 1: Introduzione

Cap. 2: RISC-CISC (2.1-2.4), (2.11), (2.13)

Cap. 3: Periferiche I/O (3.1-3.3)

Cap. 4: Software (4.1-4.6)

Cap. 5: Architettura (5.1-5.4), (5.7-5.8)

Cap. 6: Pipeline (6.1-6.7)

Cap. 8: Memorie cache (8.5-8.6)

Cap. 7: Bus (7.1-7.2)

Cap. 10: Applicazioni embedded (10.1-10.2), (10.6-10.8)

App. B: Processore Altera Nios II (B.1-B.3), (B.9-B.12)

Lucidi presentati a lezione

Argomento	File	Aggiornato il
Flusso di progetto di un SOPC ed esemplificazione con i CAD Tool Altera (Quartus II - Nios II SBF for Eclipse).	01_SOPC_design_flow	05/03/2014
Semplice configurazione del processore Nios II (DE2 Basic Computer) e organizzazione della periferica Parallel Port. Accesso ai registri di una periferica.	02_SOPC_DE2_Basic_Computer	10/03/2014
Il preprocessore C. Tipi interi (di lunghezza fissata) in C. Operatori logici e bitwise. Manipolazione di bit.	03_SOPC_Bit_Manipulation_C	12/03/2014
Esercitazione: semplici programmi per il DE10-Lite Basic Computer.	04_Basic_computer_simple_programs	14/03/2018
Organizzazione gerarchica del software. HAL. Classi di dispositivi e relative API. Implementazione del device driver e HAL per la periferica Parallel Port. Cenni alle libreria standard del C.	05_SOPC_NiosII_HAL	21/03/2014
Interval timer core. Struttura hardware e HAL (System clock e timestamp)	06_SOPC_Interval_Timer	24/03/2014
On-chip memory for program and data (8 KB)	07_SOPC_Nios_HW_Tutorial	2/04/2014
JTAG: boundary scan chain, TAP controller e principali istruzioni. JTAG debug module per il Nios II e periferica JTAG UART	08_SOPC_NiosII_JTAG	31/03/2014
System Fabric Interconnect; Interfaccia Avalon Memory-Mapped	09_SOPC_Nios_Avalon	7/04/2014
Uso di un componente custom in un sistema Qsys	10_Custom_Peripheral_Tutorial	9/04/2014
Interfaccia Avalon Streaming. Periferica Pixel Buffer DMA Controller	11_SOPC_Nios_Avalon_ST	14/04/2014
Eccezioni software e interruzioni hardware. Struttura interna e HAL API	12_SOPC_NiosII_Exception_Interrupt	16/04/2014
Build process: compiler, linker and locator. Make tool. Mapping tra sections e memoria fisica. Ottimizzazione del codice	13_SOPC_Nios_Build	30/05/2014
Meccanismi di accesso alla memoria dei core Nios II.	14_SOPC_Nios_Memory	7/05/2014
Vantaggi e svantaggi del reset asincrono. Circuito per la sincronizzazione del reset asincrono	CummingsSNUG2003Boston_Resets.pdf	26/05/2014

File di progetto o codice sorgente relativi agli esempi svolti a lezione

	Pre-esercitazione	Post-esercitazione
Ambiente di lavoro "suggerito" per lo sviluppo di programma con il DE2 Basic Computer	DE2_Basic_Computer_Starter.zip
Template programma per usare il display a 7-seg presente sulla board DE2	first_nios2_prog_template.c
Conversione numero binario con/senza segno in esadecimale/decimale e visulizzazione su diplay a 7-seg		First_Nios2_Prog.c config.h
Rotazione controllata di un LED		rotating_LED.zip
Click più veloce		faster_click.zip
Giorno della settimana		week_day.zip
Controllo LED da terminale (Nios II Console)		terminal.c
Test human reaction times		Reaction_time
DE2 My First Computer	My_DE2_First_Computer_starter
Custom Component	My_DE2_Custom_Peripheral_Computer_Starter

Principali documenti Altera sul processore Nios II. Per la documentazione completa fare riferimento
al sito Altera (http://www.altera.com/literature/lit-nio2.jsp)

Nios II Processor Reference Handbook	n2cpu_nii5v1.pdf (2.3 MB)
Nios II Software Developer's Handbook	n2sw_nii5v2.pdf (4.2 MB)
Avalon specification	mnl_avalon_spec.pdf