
| LABORATORIO ELETTRONICA DIGITALE: | 04_08 | Data:  |
|-----------------------------------|-------|--------|
| Nome_                             |       | Esito: |
| Tempo a disposizione: 1 ora       |       |        |


## **QUESITO 1**

Simulare staticamente e dinamicamente l'inverter TTL-S realizzato in tecnologia "ED", il cui schema circuitale è riportato in figura. Si completi la tabella con i risultati delle opportune simulazione effettuate tenendo conto delle condizioni specificate sotto la tabella stessa.



## **QUESITO 2**

Realizzare usando porte della famiglia logica HC la rete sequenziale sincrona di Moore rappresentata in figura. Si riporti lo schema elettrico del circuito realizzato. Simulare poi il circuito realizzato utilizzando per gli ingressi le forme d'onda specificate di seguito e il modello *typical* per i ritardi delle porte logiche. Si richiede di disegnare la forma d'onda relativa all'uscita quotando gli istanti in cui si presenta un cambiamento di stato.



Schema elettrico del circuito realizzato.

