Indice

Capit	olo 1. Errori di processo	2			
1.1	Errori di fabbricazione e uguaglianza tra dispositivi nominalmente identici	2			
1.2	Cenni alla realizzazione di rapporti precisi tra le caratteristiche di due dispositivi	8			
Capit	olo 2. Specchi di corrente	. 10			
2.1	Definizioni generali.	. 10			
2.2	Specchi di corrente a MOSFET:	. 13			
2.3	Specchi di corrente a transistori bipolari	. 18			
2.4	Riepilogo delle caratteristiche degli specchi di corrente	. 30			
2.5	Effetto degli errori di matching sugli specchi di corrente	. 31			
Capit	olo 3. Amplificatori differenziali: concetti e strutture di base	. 34			
3.1	Definizioni generali riguardanti gli amplificatori differenziali	. 34			
3.2	Coppia di transistori MOSFET accoppiati di source (source coupled pair)	. 37			
3.3	Coppia di transistori bipolari connessi di emettitore	. 42			
3.4	Amplificatori differenziali a carichi resistivi.	. 44			
3.5	Considerazioni generali sugli amplificatori a carichi resistivi				
Capit	olo 4. Amplificatori differenziali: circuiti	. 53			
4.1	Amplificatore differenziale semplice a MOSFET con uscita single-ended	. 53			
4.2	Amplificatori differenziali cascode a MOSFET	. 61			
4.3	Amplificatori a MOSFET a larga dinamica (OTA e OTA rail-to-rail)	. 67			
4.4	Amplificatore differenziale a BJT, carichi attivi e uscita single ended	. 71			
Capit	olo 5. Riferimenti di tensione e traslatori	.75			
5.1	Riferimenti di tensione.	. 75			
5.2	Traslatori di tensione	. 80			

Capitolo 1. Errori di processo

1.1 Errori di fabbricazione e uguaglianza tra dispositivi nominalmente identici.

Premessa. Spesso occorre che due dispositivi abbiano stesse caratteristiche elettriche (*"matching* dei dispositivi"). L'esempio più comune è costituito dagli amplificatori differenziali dove l'eguaglianza dei dispositivi di ingresso (transistori) e di carico (transistori o resistori) garantisce la simmetria del circuito e quindi bassi valori della tensione di offset. Un altro caso si ha negli specchi di corrente dove talvolta si richiede che la corrente di uscita sia il più possibile uguale a quella di ingresso e ciò si traduce nella necessità di avere transistori il più possibile uguali nel ramo di ingresso e di uscita.

Facendo riferimento ad un certo parametro circuitale, fisico o geometrico, occorre innanzitutto precisare alcune definizioni:

- <u>Valore nominale:</u> è il valore del parametro fissato da progetto. Si parlerà di dispositivi o circuiti "nominalmente identici" per indicare che essi sono stati progettati identici. Ovviamente, a causa degli errori di fabbricazione essi risulteranno differenti.
- <u>Valore reale:</u> è il valore del parametro che risulta effettivamente realizzato sul chip. Ovviamente il valore reale cambia da chip a chip, ovvero da realizzazione a realizzazione.
- <u>Errore sul valore nominale</u>: è la differenza tra il valore reale e il valore nominale.
- <u>Errore di *matching*</u>: è la differenza tra i valori di quel parametro per due dispositivi presenti sullo stesso chip, nominalmente identici (ovvero progettati identici).

Gli errori sul valore nominale e di matching vengono spesso espressi come errori relativi, ovvero come frazione del valore nominale.

L'errore sul valore nominale è di norma assai più grande degli errori di matching. Esso può raggiungere il 40 % del valore nominale mentre gli errori di matching possono essere ridotti a valori inferiori all'1% del valore nominale e si possono ulteriormente ridurre con gli accorgimenti che verranno esposti in seguito. Questo accade perché i dispositivi che si trovano su uno stesso chip, specie se spazialmente vicini, tendono ad avere valori dei parametri fisici (drogaggi, spessore dell'ossido, dimensioni effettive) molto simili, anche se assai diversi dai corrispondenti valori nominali. In altre parole, dispositivi nominalmente identici che si trovano su uno stesso chip possono essere significativamente diversi dai dispositivi progettati, ma tra di loro sono generalmente molto simili.

Un'altra distinzione da fare è quella tra errore sistematico ed errore casuale, definizione che si applica sia all'errore sul valore nominale, sia all'errore di matching. Prendiamo in esame un grande numero (teoricamente infinito) di dispositivi nominalmente identici e consideriamo la media dell'errore sul valore nominale che caratterizza un certo parametro. Se questa media non è nulla, ma, supponiamo per esempio, è positiva, significa che "mediamente" i dispositivi realizzati hanno un valore di quel parametro superiore a quello progettato. In questo caso siamo in presenza di un errore sistematico. È chiaro che questa è una situazione scorretta, indice di problemi nel progetto o nel processo di fabbricazione dei chip. Un errore sistematico (ovvero una media dell'errore non nulla) su un errore di *matching* significa che uno dei due dispositivi (per esempio quello "più a destra" o "più in alto") ha un parametro sempre più grande (o più piccolo) dell'altro. Questo denota quasi sempre un errore di progetto: per

esempio uno dei due dispositivi viene posizionato più vicino ad un elemento di potenza e quindi avrà una temperatura sempre più elevata dell'altro e ciò altera sempre nello stesso senso tutti i parametri influenzati dalla temperatura.

La differenza tra l'errore vero e proprio e la media dell'errore (ovvero lo scostamento dal valore effettivo dal valor medio del parametro) è il cosiddetto errore casuale. L'errore casuale ha quasi sempre distribuzione gaussiana. L'errore casuale viene caratterizzato dalla deviazione standard σ che è una stima statistica della radice quadrata della varianza e quindi la identifichiamo con essa.

La situazione corretta è quella in cui l'errore sistematico sia assente indipendentemente dal fatto che si tratti di errore di matching o errore sul valore nominale e quindi permanga solo l'inevitabile componente casuale. In altri termini ciò comporta che:

- se si parla di errore sul valore nominale, la media dei valori del parametro effettuata su un grande numero di realizzazioni coincide effettivamente con il valore nominale
- se si parla di errore di matching, i due dispositivi hanno parametri "mediamente uguali", ovvero nessuno dei due mostra una tendenza ad essere superiore (o inferiore) all'altro.

La Figura 1.1.1 mostra schematicamente la distribuzione dei valori di un generico parametro A evidenziando l'errore sistematico e casuale. Per distribuzione di A si intende la funzione densità di probabilità di A.



Figura 1.1.1

Si ricorda che entro un intervallo $\overline{A} \pm 3\sigma$ finisce oltre il 99 % dei valori reali.

Rappresentazione degli errori di matching.

Consideriamo due dispositivi nominalmente identici ed un parametro ad essi associato (per esempio, se sono MOSFET, la lunghezza di canale). Indichiamo con A questo parametro. A_1 sarà il valore del parametro per il dispositivo 1 e A_2 per il dispositivo 2. Generalmente si caratterizza la coppia di valori A_1 e A_2 facendo riferimento alla loro media e alla differenza, ovvero:

$$\overline{A} \equiv \frac{A_1 + A_2}{2}; \quad \Delta A \equiv A_1 - A_2 \tag{1.1.1}$$

3

Invertendo questa trasformazione si ottiene:

$$A_1 = \overline{A} + \frac{\Delta A}{2}; \quad A_2 = \overline{A} - \frac{\Delta A}{2}$$
 (1.1.2)

L'errore di matching assoluto è indicato dalla differenza tra i valori dei parametri, ovvero da ΔA . Il valore medio può spesso differire significativamente dal valore nominale a causa dell'errore sul valore nominale. Si faccia attenzione al fatto che il valor medio \overline{A} definito con l'equazione (1.1.1) è in realtà una media effettuata tra due soli dispositivi che tra l'altro si trovano sullo stesso chip e quindi non coincide con il valor medio del valore nominale (indicato con $\langle A \rangle$ in Figura 1.1.1) che è una media effettuata su un grande numero di chip In assenza di grandi errori di fabbricazione \overline{A} è comunque una stima dell'ordine di grandezza del valore nominale. Pertanto si può identificare il rapporto $\Delta A/\overline{A}$ con l'errore di matching relativo.

Errori di matching sulle grandezze derivate.

Indichiamo con *G* una grandezza elettrica che è funzione di alcuni parametri *A*, *B*, *C*, secondo una legge analitica qualsiasi, ovvero G=G(A,B,C,...). Indichiamo inoltre con 1 e 2 due dispositivi caratterizzati dalla grandezza *G*. Dunque per il dispositivo 1 sarà: $G_1=G(A_1,B_1,C_1,...)$ e per il dispositivo 2: $G_2=G(A_2,B_2,C_2,...)$.

Spesso è importante conoscere come dall'errore di matching sui parametri A, B,... si passi all'errore di matching (assoluto o relativo) su G.

Se si sviluppa G attorno al valor medio arrestandosi al primo ordine, si ottiene:

$$\Delta G = G(A_1, B_1, ...) - G(A_2, B_2, ...) = \left(\overline{G} + \frac{\partial G}{\partial A} \cdot \frac{\Delta A}{2} + ...\right) - \left(\overline{G} - \frac{\partial G}{\partial A} \cdot \frac{\Delta A}{2} + ...\right) =$$

$$= \frac{\partial G}{\partial A} \Delta A + \frac{\partial G}{\partial B} \Delta B +$$
(1.1.3)

Per quanto riguarda l'errore relativo, che come detto può essere assimilato a $\Delta G/\overline{G}$:

$$\frac{\Delta G}{\overline{G}} = \frac{\partial G}{\partial A} \frac{\Delta A}{\overline{G}} + \frac{\partial G}{\partial B} \frac{\Delta B}{\overline{G}} + \dots$$
(1.1.4)

È significativo il caso in cui la grandezza G risulta data da un'espressione del tipo:

$$G = \frac{a \cdot b \cdot c \cdot \dots}{A \cdot B \cdot C \cdot \dots}$$

In questo caso si verifica facilmente che l'errore relativo risulta:

$$\frac{\Delta G}{\overline{G}} = \left(\frac{\Delta a}{\overline{a}} + \frac{\Delta b}{\overline{b}} + \frac{\Delta c}{\overline{c}} + \dots\right) - \left(\frac{\Delta A}{\overline{A}} + \frac{\Delta B}{\overline{B}} + \frac{\Delta C}{\overline{C}}\right)$$

Più in generale, se α , β , γ sono costanti, si ha:

$$G = A^{\alpha}B^{\beta}C^{\gamma} \Longrightarrow \frac{\Delta G}{\overline{G}} = \alpha \frac{\Delta A}{\overline{A}} + \beta \frac{\Delta B}{\overline{B}} + \gamma \frac{\Delta C}{\overline{C}}$$
(1.1.5)

Un altro caso saliente è quello che si ha quando la grandezza derivata G assume la forma:

$$G = \ln(A^{\alpha}B^{\beta}C^{\gamma})$$

Applicando la (1.1.3) e svolgendo le derivate di ottiene:

$$\Delta G = \alpha \frac{\Delta A}{\overline{A}} + \beta \frac{\Delta B}{\overline{B}} + \gamma \frac{\Delta C}{\overline{C}}$$
(1.1.6)

Si osservi come in questo caso (logaritmo di un prodotto) l'espressione sia simile alla **Errore.** L'origine riferimento non è stata trovata., ma dia come risultato lo scarto assoluto (ΔG) invece che relativo.

In realtà, come abbiamo visto, quello che è importante è caratterizzare statisticamente l'errore di matching, ovvero stimare la sua deviazione standard. Si può allora fare riferimento all'espressione che dà la deviazione standard della somma H delle variabili casuali A, B, C, valida solo per A, B, C incorrelate:

$$H = A + B + C \implies \sigma_H = \sqrt{\sigma_A^2 + \sigma_B^2 + \sigma_C^2}$$
(1.1.7)

e a quella che dà la deviazione standard del prodotto di una variabile casuale A per una costante k:

$$\sigma_{(kA)} = k\sigma_A \tag{1.1.8}$$

Applicando le equazioni (1.1.7) e (1.1.8) alla (1.1.5) con le considerazioni fatte si ottiene un'espressione per la deviazione standard della variabile $\Delta G / \overline{G}$

$$G = A^{\alpha}B^{\beta}C^{\gamma} \Longrightarrow \sigma_{\frac{\Delta G}{\overline{G}}} = \sqrt{\alpha^{2}\sigma_{\frac{\Delta A}{\overline{A}}}^{2} + \beta^{2}\sigma_{\frac{\Delta B}{\overline{B}}}^{2} + \gamma^{2}\sigma_{\frac{\Delta C}{\overline{C}}}^{2}}$$
(1.1.9)

<u>Esempio</u>: applichiamo quanto visto al caso di due resistori per circuiti integrati (per esempio in polisilicio o diffusi) in cui la resistenza è data da:

$$R = R_s \frac{L}{W} \tag{1.1.10}$$

dove R_S è la resistenza di strato, L la lunghezza del resistore e W la larghezza. Questi due resistori non avranno la stessa resistenza ma saranno caratterizzati da un errore relativo pari a:

$$\frac{\Delta R}{\overline{R}} = \frac{\Delta R_s}{\overline{R}_s} + \frac{\Delta L}{\overline{L}} - \frac{\Delta W}{\overline{W}}$$

Come esempio numerico si supponga che la resistenza di strato sia uguale per entrambi (o, per lo meno che le sue variazioni siano trascurabili), e che sia $\Delta L=0.1\,\mu\text{m}$, $\Delta W=-0.15\,\mu\text{m}$ e che inoltre si abbia $\overline{W} = \overline{L} = 2\,\mu\text{m}$. Si ottiene: $\Delta R/\overline{R} = -0.025$, ovvero la variazione relativa tra le due resistenze sarà di -2.5 %. In realtà, questo che abbiamo visto è un caso particolare relativo ad una singola coppia di resistori. Come già accennato il dato importante è quello statistico, ovvero la deviazione standard della variazione di resistenza. Per calcolare quest'ultima avremmo bisogno delle deviazioni standard delle grandezze $\Delta W/\overline{W}$ e $\Delta L/\overline{L}$. In genere quello che è fissato dal processo è la deviazione standard dell'errore di matching assoluto, ΔL e ΔW , e non del valore relativo. Questo errore è legato alla risoluzione geometrica dei processi tecnologici (fotolitografia, impiantazione ionica, attacchi degli ossidi, diffusione) e, generalmente, non dipende dalla dimensione di W e L (in sostanza l'errore su una dimensione di 1 micron o 100 micron è lo stesso).

In generale, data una grandezza A, se:

- le variazioni ΔA e la media \overline{A} sono indipendenti;
- ΔA è a media nulla (come richiesto per avere errore sistematico di matching nullo);
- le variazioni ΔA sono molto più piccole di \overline{A} ;

allora si può fare l'approssimazione:

$$\sigma_{\frac{\Delta A}{\overline{A}}} \cong \frac{\sigma_{\Delta A}}{\langle \overline{A} \rangle} = \frac{\sigma_{\Delta A}}{A}$$

dove con *A* abbiamo indicato il valore nominale che, in assenza di errori sistematici coincide con la media dei valori della variabile *A*. Tornando al nostro resistore si potrà quindi scrivere:

$$\sigma_{\frac{\Delta R}{R}} \cong \sqrt{\left(\sigma_{\frac{\Delta R_s}{R_s}}\right)^2 + \left(\frac{\sigma_w}{W}\right)^2 + \left(\frac{\sigma_L}{L}\right)^2}$$

purché, naturalmente, si possano considerare incorrelati gli errori ΔW , ΔL e ΔR_S . Si osserva che l'errore può essere ridotto aumentando le dimensioni nominali del componente, in quanto, come già detto, le deviazioni standard delle dimensioni geometriche non dipendono dai valori nominali delle dimensioni stesse. Si noti che il progettista non può invece agire su $\sigma_{\Delta R_S/R_S}$ che risulta invece fissato dal processo.

Se la precisione del processo è identificata da $\sigma_{\Delta W} = \sigma_{\Delta L} = 0.1 \ \mu m$ e $\sigma_{\Delta R_s/R_s} = 0.005$, e il resistore ha dimensioni nominali $W=L=10 \ \mu m$, applicando le considerazioni precedenti si ottiene:

$$\sigma_{\frac{\Delta R}{\overline{R}}} = 0.015$$

Pertanto l'errore di matching relativo tra le due resistenze è del 1.5 %. Più semplicemente, se facciamo riferimento a 3σ =0.045, ciò significa che per più del 99 % delle coppie di resistori effettivamente fabbricate la differenza tra i due resistori sarà minore del 4.5 %.

Criteri per la riduzione degli errori di matching. Se vogliamo che due dispositivi presenti in un chip siano il più possibile uguali occorre rispettare alcuni criteri di progetto elencati qui di seguito.

- 1. <u>Disegnare due dispositivi effettivamente uguali, ovvero sovrapponibili per traslazione.</u> Per esempio, facendo riferimento alla formula (1.1.10), due resistori potrebbero avere stessa resistenza anche con valori di $L \in W$ diversi, purché il rapporto W/L sia uguale per essi. Tuttavia, a causa degli effetti di perimetro (effetti di bordo), i due resistori sarebbero affetti da un errore sistematico sul valore della resistenza: gli effetti di bordo pesano di più nel resistore più piccolo (ovvero con $W \in L$ più piccoli) a causa del maggior rapporto perimetro/area. Stesso discorso vale per i MOSFET per i quali non è sufficiente che siano uguali i rapporti W/L ma è necessario che i dispositivi abbiano uguali valori di $L \in W$. Anche coppie di dispositivi nominalmente identici ma con forme diverse (es. lineare e interdigitata) devono essere evitate.
- 2. <u>I due dispositivi devono avere stessa orientazione.</u> Facendo sempre riferimento ai resistori, se i loro lati più lunghi (ovvero quelli paralleli alle linee di corrente) sono disposti secondo assi aventi inclinazione diversa (es. ortogonali o formanti un angolo di 45°), risentiranno in modo diverso degli stress del substrato o, in alcuni casi, saranno caratterizzati da diverse proprietà elettriche (es. resistività, piezoresistività etc..).
- 3. <u>La direzione della corrente dovrà essere la stessa nei due dispositivi.</u> Questa regola deriva dal fatto, che correnti nei semiconduttori possono produrre effetti diversi (es. tensioni) se il loro verso è concorde o discorde con gradienti termici presenti nel materiale.
- 4. <u>Scegliere ove possibile dimensioni non minime per i dispositivi.</u> Come visto nell'esempio relativo al resistore, l'errore relativo sul valore della resistenza diminuisce al crescere delle dimensioni *L* e *W* del resistore stesso. Sempre a titolo di esempio, si può citare l'errore di matching tra le tensioni di soglia di due MOSFET: in questo caso lo scarto ΔV_t è inversamente proporzionale a $\sqrt{W \cdot L}$.
- 5. <u>I due dispositivi dovranno essere posizionati il più possibile vicini (compatibilmente con</u> le regole di layout) in modo da far sì che le differenze dei parametri fisici (drogaggio, spessore dell'ossido etc.) siano il più possibile uguali.
- 6. Effettuare, ove possibile, la disposizione baricentrica dei due dispositivi. Essa consiste nello sdoppiare ciascuno dei due dispositivi in due elementi identici in parallelo e nel disporre i quattro elementi risultanti come mostrato nella Figura 1.1.2(b). La denominazione "baricentrica" deriva dal fatto che i due transistori composti M1 (M1A + M1B) e M2 (M2A + M2B) hanno geometricamente lo stesso baricentro, indicato con una lettera X nella Figura 1.1.2(b). Il vantaggio di questa configurazione è mostrato nella Figura 1.1.3, dove vengono mostrate le linee di livello (supposte localmente parallele) di un qualche parametro fisico D (per esempio drogaggio del substrato). Vengono distinti tre casi a seconda dell'inclinazione delle linee di livello. La freccia indica la direzione in cui il parametro D cresce.



7

Figura 1.1.2

Osserviamo che nel caso 1 e nel caso 2 la situazione per i due transistori composti è simmetrica ovvero M1 e M2 hanno un elemento con D=D1 e l'altro con D=D2. Per cui M1 e M2 sono equivalenti. Nel terzo caso M2 ha entrambi i componenti con D=D2, mentre M1 ha un componente a D=D1<D2 e l'altro a D=D3>D2 per cui vi è, almeno al primo ordine una sorta di compensazione e le differenze tra M1 e M2, ovvero gli errori di matching, risultano ridotte.



Figura 1.1.3

1.2 Cenni alla realizzazione di rapporti precisi tra le caratteristiche di due dispositivi.

Si faccia riferimento al caso in cui necessitiamo di due MOSFET aventi beta $(\beta = \mu C_{ox}W/L)$ che stanno in rapporto 1:*N*. Questa situazione è utile, per esempio, negli specchi di corrente, per realizzare rapporti precisi tra le correnti. Nel nostro caso le correnti risulterebbero in rapporto 1:*N*.

Se noi semplicemente disegniamo due transistori aventi stesse lunghezze di canale e larghezze W in rapporto 1:N, il risultato cercato si ottiene solo parzialmente in quanto gli effetti di bordo peseranno di più percentualmente sul transistore a W più piccola e quindi i beta effettivi non saranno in rapporto preciso 1:N. La soluzione corretta è quella di realizzare un transistore con $W=W_I$ e il secondo transistore come il parallelo di N transistori identici al primo. In questo modo la corrente del secondo transistore sarà la somma delle correnti degli N transistori componenti e questo equivale elettricamente ad avere un beta N volte quello del singolo transistore componente. Se invece abbiamo bisogno di due transistori con beta in rapporto M:N basterà realizzare un transistore con M transistori elementari e l'altro con N transistori elementari. Naturalmente la stessa cosa vale per coppie di transistori bipolari che devono avere un rapporto preciso tra le aree di emettitore.

Per quanto riguarda i resistori, se un resistore deve valere R_1 e l'altro NR_1 , non conviene

realizzare il secondo semplicemente come un resistore lungo N volte il primo ma bisogna connettere in serie N resistori identici al primo. In questo modo siamo sicuri di moltiplicare per N anche le resistenze di contatto che altrimenti peserebbero percentualmente di più sul resistore più piccolo.

Infine, per realizzare rapporti precisi tra capacità non è corretto realizzare condensatori con aree diverse ma, anche qui, conviene connettere in parallelo più condensatori elementari.

Capitolo 2. Specchi di corrente

2.1 Definizioni generali.

Gli specchi di corrente sono dispositivi a tre terminali i quali sono denominati:

- <u>Terminale di riferimento:</u> è quello rispetto al quale si misurano le tensioni di ingresso e uscita e che riceve la somma delle correnti di ingresso e uscita. Solitamente coincide con uno dei terminali di alimentazione (power supply rail) ma vi sono delle applicazioni in cui questo non accade.
- <u>Terminale di ingresso</u>; la corrente che entra nel terminale di ingresso verrà indicata con I_R , mentre V_{in} sarà la tensione tra il terminale di ingresso e quello di riferimento.
- <u>Terminale di uscita</u>; la corrente che entra nel terminale di uscita verrà indicata con I_{out} , mentre V_{in} sarà la tensione tra il terminale di ingresso e quello di riferimento.

In uno specchio di corrente ideale la corrente di uscita è proporzionale alla corrente di ingresso. Ovvero la legge <u>ideale</u> dello specchio di corrente è:

$$I_{out} = k_S \cdot I_R$$

dove k_S è un coefficiente caratteristico dello specchio che non dipende da I_R e dalla tensione V_{out} .

Occorre subito precisare che uno stesso specchio non può trattare correnti e tensioni di segno qualsiasi. In sostanza gli specchi di corrente si possono suddividere in due gruppi:

- Specchi di tipo **n** (detti anche pozzi di corrente o *current sink*) in cui in terminale di riferimento <u>deve</u> avere potenziale inferiore agli altri due e le correnti di ingresso e uscita scorrono dai rispettivi terminali verso il riferimento stesso.
- Specchi di tipo **p** (detti anche sorgenti di corrente o *current source*) in cui il terminale di riferimento <u>deve</u> avere potenziale superiore a quello degli altri due e le correnti di ingresso e uscita scorrono dal riferimento verso i rispettivi terminali.

La Figura 2.1.1 rappresenta i due tipi di specchio di corrente specificando le grandezze elettriche a cui si è fatto riferimento.





Specchio di tipo p (sorgente di corrente o *current source*)

Figura 2.1.1

I requisiti che uno specchio deve soddisfare vengono elencati qui di seguito assieme ai parametri che misurano quanto uno specchio reale si avvicina allo specchio ideale.

1. Indipendenza della corrente I_{out} dalla tensione V_{out} . Questa è espressa dal parametro resistenza di uscita differenziale, definito come

$$R_{out} = \left(\frac{\Delta I_{out}}{\Delta V_{out}}\right)^{-1}$$

Più alta è la resistenza di uscita, più indipendente è la corrente I_{out} dalla V_{out} . La R_{out} è un parametro importante in molte applicazioni degli specchi. Poiché come vedremo la resistenza R_{out} non è una caratteristica della sola topologia circuitale di uno specchio ma è anche circa inversamente proporzionale alla corrente di uscita, viene introdotto il parametro "tensione di Thevenin" o "tensione a vuoto" definito come:

$$V_{Th} = I_{out} R_{out}$$

Negli specchi di corrente più diffusi la V_{Th} non dipende dalla corrente di uscita e misura quindi la qualità della topologia circuitale.

- 2. Ampio intervallo di tensioni di uscita in cui lo specchio funziona correttamente. In pratica esiste una tensione di uscita minima che indicheremo con V_{MIN} sotto la quale la corrente di uscita inizia a diminuire rapidamente. Per $V_{out}=0$ avremo inevitabilmente $I_{out}=0$ indipendentemente da I_R. In altre parole per $V_{out} < V_{MIN}$ la resistenza di uscita diminuisce rapidamente rispetto al valore nominale valido per $V_{out} > V_{min}$ (può diminuire di vari ordini di grandezza). La tipica caratteristica I_{out} in funzione di V_{out} di uno specchio è mostrata in Figura 2.1.2. L'intervallo di tensioni V_{out} in cui lo specchio funziona correttamente si indica <u>dinamica di uscita</u>.
- 3. Bassa tensione di ingresso (V_{IN}): questo requisito è motivato dal fatto che se la tensione di ingresso è troppo alta può accadere che il circuito deputato ad erogare la I_R non sia in grado di fornirla. Ovviamente la tensione richiesta in ingresso non deve superare la differenza tra le tensioni di alimentazioni positiva e negativa (V_{DD} - V_{SS}) altrimenti lo specchio non potrà mai funzionare correttamente. Per esempio, se uno specchio richiede una V_{IN} di 5 V e il circuito che lo usa deve essere alimentato con V_{SS} =-1.5 V, V_{DD} =1.5 V lo specchio non potrà mai essere polarizzato correttamente e quindi non è adatto a lavorare con quelle tensioni di alimentazione. Ovviamente la V_{IN} dipende anche dalla corrente di ingresso.
- 4. Tensione di ingresso V_{IN} che varia poco con la I_R , ovvero bassa resistenza differenziale di ingresso. Questa caratteristica è particolarmente utile se si vuole che lo specchio si comporti come un amplificatore ideale di corrente.
- 5. Ampia possibilità di variare il rapporto $k_S = I_{out}/I_R$ variando il dimensionamento dello specchio. Vi sono specchi di corrente che non soddisfano questa condizione in quanto lavorano correttamente solo per $k_S=1$.



Figura 2.1.2

Circuito equivalente alle variazioni per uno specchio di corrente (in continua).

In Figura 2.1.3 si riporta il circuito alle variazioni di uno specchio. Si noti che il coefficiente che lega le variazioni della corrente di ingresso a quelle della corrente di uscita (indicato con k'_{S} in figura) è generalmente differente da quello statico k_{S} . Inoltre, la corrente $k'_{S}I_{R}$ non confluirà tutta nella I_{out} , a meno che il circuito utilizzatore non mostri verso lo specchio una resistenza molto inferiore a R_{out} .

Per il calcolo dei parametri del circuito linearizzato si supporrà sempre che il terminale di riferimento sia a massa.



Figura 2.1.3

2.2 Specchi di corrente a MOSFET:

Specchio semplice a MOSFET.

La figura seguente mostra la struttura dello specchio di corrente a MOSFET di tipo semplice nelle due realizzazioni a n-MOS e p-MOS.



Figura 2.2.1

Il funzionamento dello specchio semplice è il seguente: I transistori M1 e M2 hanno la stessa V_{GS} e quindi, trascurando l'effetto della V_{DS} il rapporto tra le loro correnti di drain è dato da:

$$\frac{I_{D2}}{I_{D1}} = \frac{I_{OUT}}{I_R} \cong \frac{\mu_n C_{ox} \frac{W_2}{2L_2} (V_{GS} - V_T)^2}{\mu_n C_{ox} \frac{W_1}{2L_1} (V_{GS} - V_T)^2} = \frac{\beta_2}{\beta_1} = \frac{W_2 L_1}{W_1 L_2}$$
(2.2.1)

L'equazione precedente è valida se M1 e M2 sono in saturazione. M1 è collegato a diodo e quindi è sempre in saturazione (oppure è spento); M2 sarà in saturazione per $V_{out} > V_{GS}-V_T$. Pertanto, si può variare il rapporto tra le correnti k_S semplicemente agendo sul rapporto β_2/β_1 , ovvero sulle dimensioni *L* e *W* di M1 e M2.

Si trova immediatamente che la resistenza di uscita è pari alla resistenza differenziale di drain del MOSFET M2 ovvero $R_{out}=r_{d2}$ (ai fini del calcolo della resistenza di uscita in continua M2 ha gate e source a massa). Poiché si ha:

$$r_{d2} = \frac{\lambda_2^{-1}}{I_{D2}} = \frac{\lambda_2^{-1}}{I_{out}}$$

la tensione di Thevenin dello specchio risulta proprio: $V_{Th} = \lambda_2^{-1}$.

Questo valore della resistenza di uscita (e della tensione di Thevenin) presuppone che M2 sia in saturazione. Come già accennato, la V_{out} dovrà quindi soddisfare la condizione:

$$V_{out} > V_{GS} - V_T \equiv V_{MIN}$$

La tensione di ingresso è invece semplicemente pari a V_{GSI} e la resistenza di ingresso è pari a:

$$R_{in} = \frac{1}{g_{m1}} \left\| r_{d1} \cong \frac{1}{g_{m1}} \right\|$$
(2.2.2)

Per quanto lo specchio semplice sia ampiamente utilizzato e costituisca l'elemento base di molti blocchi circuitali più complessi, in molti casi si richiede l'impiego di specchi di corrente a resistenza di uscita più alta. Si può ricorrere allora allo specchio *cascode* che verrà esposto nel paragrafo seguente.

Specchio cascode a MOSFET.

Lo schema dello specchio cascode è mostrato nella figura seguente nelle due versioni n e p



Figura 2.2.2

<u>Funzionamento</u>. Osserviamo innanzitutto che se M1 e M2 sono in saturazione la relazione tra le correnti I_{D1} e I_{D2} è la stessa che per lo specchio semplice, espressa dall'equazione (2.2.1). Ma, banalmente, $I_{D1}=I_{D3}=I_R$ e $I_{D2}=I_{D4}=I_{out}$, pertanto anche nello specchio *cascode* il rapporto tra le correnti di ingresso e di uscita (k_S) è fissato da M1 e M2. Il vantaggio è che nel cascode anche $V_{DS1}=V_{DS2}$, per cui la relazione (2.2.1) è vera con maggior precisione. Il ruolo di M3 e M4 è proprio quello di far sì che $V_{DS1}=V_{DS2}$, indipendentemente da V_{out} . Per dimostrare questo assunto ipotizziamo che tutti i transistori siano in saturazione (M1 e M3 sono sicuramente in saturazione per il montaggio a diodo). Osserviamo subito che, come per lo specchio semplice, $V_{GS1}=V_{GS2}=V_{GS}$. Dunque, trascurando in prima approssimazione l'effetto delle V_{DS}:

$$I_{R} = \frac{\beta_{1}}{2} (V_{GS} - V_{T})^{2} = \frac{\beta_{3}}{2} (V_{GS3} - V_{T3})^{2}$$
$$I_{out} = \frac{\beta_{2}}{2} (V_{GS} - V_{T})^{2} = \frac{\beta_{4}}{2} (V_{GS4} - V_{T4})^{2}$$

Si osservi che siccome i source di M3 e M4 non sono al potenziale di riferimento, (come invece accade per M1 e M2), le tensioni di soglia di M3 e M4 sono state poste diverse da quelle di M1 e M2 (indicate con V_T) per tenere conto dell'effetto body. Dividendo membro a membro le equazioni precedenti si ottiene:

$$\frac{(V_{GS3} - V_{T3})}{(V_{GS4} - V_{T4})} = \sqrt{\frac{\beta_1 \beta_4}{\beta_2 \beta_3}}$$

Da progetto si fa sì che:

$$\frac{\beta_3}{\beta_4} = \frac{\beta_1}{\beta_2} \qquad \Rightarrow \qquad \left(V_{GS3} - V_{T3}\right) = \left(V_{GS4} - V_{T4}\right) \tag{2.2.3}$$

Da questa equazione e dal fatto che $V_{G3}=V_{G4}$ (i rispettivi gate sono connessi assieme) si ottiene:

$$V_{G3} - V_{S3} - V_{T3} = V_{G3} - V_{S4} - V_{T4} \implies V_{S4} - V_{S3} = V_{T3} - V_{T4}$$

A questo punto si trova che $V_{S4}=V_{S3}$ ovvero $V_{T4}=V_{T3}$. Infatti, siccome la tensione di soglia cresce con la tensione di source, (essendo il body a potenziale fissato), se fosse $V_{S4}>V_{S3}$ dovrebbe anche essere $V_{T4}>V_{T3}$, in contrasto con l'equazione precedente. Analogamente si arriva al fatto che $V_{S4}<V_{S3}$ è assurdo e pertanto deve essere $V_{S3}=V_{S4}$.

Ma $V_{S3}=V_{D1}$ e $V_{S4}=V_{D2}$, **pertanto l'assunto** $V_{DS1}=V_{DS2}$ è dimostrato. Naturalmente ciò è vero se è rispettata la relazione sui β espressa dall'equazione (2.2.3). Con le condizioni di progetto espresse dall'equazione (2.2.3) risulta quindi:

$$V_{DS2} = V_{DS1} = V_{GS1} \tag{2.2.4}$$

<u>Resistenza di uscita</u>. Il calcolo della resistenza di uscita si può affrontare semplicemente osservando che per valutarla entriamo con il generatore di prova sul drain di M4 il quale ha il gate a massa (alle variazioni) e ha sul source una resistenza equivalente data dalla r_{d2} . Pertanto la resistenza di uscita sarà data da:

$$R_{out} = r_{d2} + r_{d4} \left(1 + g_{m4} r_{d2} \right) \tag{2.2.5}$$

Di solito M4 è identico a M2 e, avendo anche la stessa I_D , avranno stessi parametri differenziali, ovvero $g_{m2}=g_{m4}=g_m$, $r_{d2}=r_{d4}=r_d$. Pertanto la resistenza differenziale risulta:

$$R_{out} = r_d \left(2 + g_m r_d\right) \tag{2.2.6}$$

e, ponendo $\lambda_4 = \lambda_2 = \lambda$, la tensione di Thevenin risulta:

$$V_{Th} = \lambda^{-1} \left(2 + g_m r_d \right)$$

<u>Dinamica di uscita.</u> Il limite per la tensione V_{out} è dato dal punto in cui M4 esce dalla saturazione ed entra in zona triodo. In condizioni di funzionamento corretto (M2 e M4 in saturazione) la R_{out} è molto elevata e possiamo considerare trascurabili le variazioni della I_{out} . Per cui:

$$\Delta I_{out} \cong 0 = g_{m4} \Delta V_{GS4} + \frac{1}{r_{d4}} \Delta V_{DS4} \implies \Delta V_{GS4} = -\frac{\Delta V_{DS4}}{g_{m4} r_{d4}}$$

Ma, poiché $V_{DS2}=V_{G3}-V_{GS4}$ e V_{G3} è costante:

$$\Delta V_{DS2} = -\Delta V_{GS4} = \frac{\Delta V_{DS4}}{g_{m4}r_{d4}}$$

Quindi, finché M4 è in zona di saturazione e quindi il prodotto $g_{m4}r_{d4}$ è molto maggiore di 1, la V_{DS2} varia molto meno della V_{DS4} e le variazioni della $V_{out}=V_{DS2}+V_{DS4}$ coincidono con le variazioni della V_{DS4} . Per cui, diminuendo progressivamente la V_{out} , si arriverà ad una condizione in cui la V_{DS4} è al limite della zona triodo, ovvero $V_{DS4}=V_{GS4}-V_{T4}$. Per quanto detto, la V_{DS2} sarà variata poco rispetto al valore V_{GS2} dato dalla (2.2.4). Pertanto la minima tensione V_{out} sarà data da:

$$V_{MIN} = V_{GS2} + (V_{GS4} - V_{T4}) = V_T + (V_{GS2} - V_T) + (V_{GS4} - V_{T4})$$

Una situazione tipica è quella in cui si fa $\beta_2=\beta_4$ (e quindi, per soddisfare l'equazione (2.2.3) anche $\beta_1=\beta_3$). In queste condizioni risulta:

$$V_{GS2} - V_{T2} = V_{GS4} - V_{T4} = \sqrt{\frac{2I_{out}}{\beta_2}}$$

La *V_{min}* risulta allora:

$$V_{MIN} = V_T + 2(V_{GS} - V_T) = V_T + 2\sqrt{\frac{2I_{out}}{\beta_2}}$$
(2.2.7)

In termini di dinamica di uscita lo specchio cascode risulta assai penalizzato rispetto allo specchio semplice in quanto la V_{MIN} contiene un termine V_T che, a differenza di V_{GS} - V_T non può essere ridotto con un opportuno dimensionamento.

Tensione di ingresso. La tensione di ingresso è semplicemente data da:

$$V_{in} = V_{GS1} + V_{GS3}$$

Questa tensione può essere considerevole, considerando che le V_{GS} contengono entrambe un termine V_T e che la V_{T3} è aumentata dall'effetto body.

Resistenza di ingresso: è pari alla somma delle resistenze differenziali di M1 e M3 nel montaggio a diodo. Pertanto:

$$R_{in} = \frac{1}{g_{m1}} \| r_{d1} + \frac{1}{g_{m3}} \| r_{d3}$$

Se M1 e M3 sono identici, avendo essi anche la stessa corrente si trova semplicemente che:

$$R_{in} = 2\left(\frac{1}{g_{m1}} \| r_{d1}\right) \cong \frac{2}{g_{m1}}$$

Specchio cascode a larga dinamica.

Lo specchio cascode a larga dinamica mostrato nella Figura 2.2.3 consente di ottenere una dinamica di uscita che si estende in basso fino ad una V_{MIN} pari a $2(V_{GS} - V_T)$, riducibile quindi a poche centinaia di millivolt. Questo schema trae spunto dal fatto che nel cascode classico la V_{DS2} è fissata a V_{GS} , ovvero ad un potenziale molto maggiore di quello minimo per la saturazione ($V_{GS} - V_T$). Dal punto di vista della dinamica di uscita ciò è uno svantaggio in quanto la V_{MIN} è proprio data dalla somma della V_{DS2} (che rimane costante) e della V_{DS4SAT} . Il cascode a larga dinamica fissa invece la V_{DS2} al limite della zona triodo, ovvero a $V_{GS} - V_T$. Questo valore della V_{DS2} sommato al valore limite per la V_{DS4} (ovvero V_{DS4SAT} .) dà la V_{MIN} che

risulta quindi proprio pari a $2(V_{GS} - V_T)$. Ovviamente esiste un'analoga configurazione a *p*-MOS che realizza la versione complementare.



Specchio cascode a larga dinamica a n-MOSFET

Figura 2.2.3

Dimensionamento. Il circuito viene dimensionato nel seguente modo:

- M5=M6
- M2=M4
- $\beta_3 = \frac{\beta_1}{4}$

Queste condizioni sono fondamentali per il funzionamento del circuito.

L'analisi del circuito verrà svolta ipotizzando che l'effetto body sia trascurabile.

Al solito il rapporto tra le correnti viene fissato dai transistori in basso. Pertanto si ha:

$$\frac{I_{out}}{\beta_2} = \frac{I_R}{\beta_1} = \frac{I_{D5}}{\beta_5}$$
(2.2.8)

La V_{DS2} risulta data da:

$$V_{DS2} = V_{GS1} + V_{GS3} - V_{GS6} - V_{GS4}$$

Ovvero, esplicitando le V_{GS} , si ottiene:

$$V_{DS2} = \left(\sqrt{\frac{2I_R}{\beta_1}} + \sqrt{\frac{2I_R}{\beta_3}} - \sqrt{\frac{2I_{D6}}{\beta_6}} - \sqrt{\frac{2I_{out}}{\beta_4}}\right) + \left(V_{T1} + V_{T3} - V_{T6} - V_{T4}\right)$$

Avendo considerato trascurabile l'effetto body, tutte le tensioni di soglia sono uguali e pertanto si annullano nell'espressione della V_{DS2} . Utilizzando l'equazione (2.2.8) e ricordando che $\beta_4=\beta_2$, $\beta_6=\beta_5$ e $\beta_3=\beta_1/4$ si ottiene infine:

$$V_{DS2} = \left(\sqrt{\frac{2I_R}{\beta_1}} + 2\sqrt{\frac{2I_R}{\beta_1}} - \sqrt{\frac{2I_R}{\beta_1}} - \sqrt{\frac{2I_R}{\beta_1}}\right) = \sqrt{\frac{2I_R}{\beta_1}} = V_{GS1} - V_T$$

Pertanto la V_{DS2} è in questo caso fissata al valore V_{GS} - V_T come ipotizzato. La presenza dell'effetto body modifica un po' questo risultato poiché l'annullamento delle V_T non è più perfetto. In ogni caso si può ritoccare il parametro β_3 con l'ausilio di un simulatore e compensare questo effetto.

<u>Resistenza di uscita.</u> Si ripete esattamente quanto detto per lo specchio cascode convenzionale ottenendo lo stesso risultato.

<u>Tensione di ingresso.</u> Anche qui è la somma di due V_{GS} e vale solo la pena sottolineare il fatto che la V_{GS3} in questo schema è più grande della V_{GS1} non solo per l'effetto body ma anche per il beta ridotto.

<u>Resistenza di ingresso.</u> È la somma delle resistenze differenziali di M1 e M3 connessi a diodo. A causa del beta minore, la resistenza differenziale di M3 sarà doppia rispetto a quella di M1.

<u>Svantaggi.</u> Nello specchio cascode a larga dinamica la V_{DS2} è diversa dalla V_{DS1} . Come abbiamo visto ciò consente una maggiore dinamica ma fa sì che l'equazione (2.2.1) sia soddisfatta con minor precisione che per lo specchio cascode. In particolare se si fa $\beta_1=\beta_2$ per avere nominalmente $I_{out}=I_R$, questo risultato sarà più preciso nello specchio cascode convenzionale che nel cascode a larga dinamica.

2.3 Specchi di corrente a transistori bipolari.

Gli specchi a transistori bipolari sono caratterizzati dalla complicazione introdotta dalla corrente di base dei BJT. Questa deve essere ricavata dalle correnti I_R e/o I_{out} e pertanto costituisce un elemento di errore nel rapporto $k_S=I_R/I_{out}$. Nell'analisi che seguirà l'errore introdotto dalla I_B verrà espresso, come ordine di grandezza, in funzione di $1/\beta$. Verranno esposti esclusivamente schemi di tipo npn (current sink): di tutti gli schemi esposti esiste la versione complementare a transistori pnp (current source). Attenzione: in tutta la sezione relativa ai circuiti a transistori bipolari, con la notazione V_T si indicherà la quantità kT/q.

Specchio di corrente semplice.

Per questo specchio, mostrato in Figura 2.3.1 si può scrivere l'equazione corrispondente alla (2.2.1) degli specchi a MOSFET. Ovviamente $V_{BE1}=V_{BE2}$.

$$\frac{I_{C2}}{I_{C1}} = \frac{I_{S2} \left(e^{\frac{V_{BE2}}{V_T}} - 1 \right)}{I_{S1} \left(e^{\frac{V_{BE1}}{V_T}} - 1 \right)} = \frac{I_{S2}}{I_{S1}} = \frac{A_{E2}}{A_{E1}} = k_S$$
(2.3.1)

Questa equazione presuppone che si possa scrivere la corrente di saturazione come il prodotto di una densità di corrente di saturazione J_S , uguale per tutti i transistori, per l'area di emettitore A_E dei transistori stessi. Inoltre si è trascurato l'effetto delle V_{CE} (effetto Early).



Figura 2.3.1

Questo effetto si preferisce introdurlo con la resistenza di uscita. L'equazione (2.3.1) fornisce il rapporto tra le I_C . Quello che ci interessa è però il rapporto tra I_R e I_{out} . Abbiamo:

$$I_{out} = I_{C2}$$
$$I_{R} = I_{C1} + I_{B1} + I_{B2} = I_{C1} + \frac{I_{C1}}{\beta} + \frac{I_{C2}}{\beta}$$

Unendo la (2.3.1) alle relazioni precedenti si ottiene:

$$\frac{I_{out}}{I_R} = k_s \frac{1}{1 + \frac{1 + k_s}{\beta}} \cong k_s \left(1 - \frac{1 + k_s}{\beta}\right)$$
(2.3.2)

L'errore dovuto alla corrente di base è quindi dell'ordine di $1/\beta$ ($2/\beta$ se si imposta un rapporto unitario tra I_{out} e I_R .

Ripetendo ragionamenti analoghi a quelli applicati allo specchio semplice a MOSFET si ottiene per lo specchio semplice a BJT:

Resistenza di uscita:

$$R_{out} = r_o = \frac{V_A}{I_{out}}$$

la corrispondente tensione di Thevenin è quindi pari alla tensione di Early, V_A .

<u>Dinamica di uscita:</u> la V_{MIN} coincide con la V_{CESAT} , di Q2 sotto la quale la corrente I_{out} e la resistenza di uscita diminuiscono rapidamente. La V_{MIN} è quindi dell'ordine di 100 mV. <u>Tensione di ingresso:</u> è pari a V_{BE1} , ovvero dell'ordine di V_{γ} . <u>Resistenza di ingresso:</u>

$$R_{in} = r_{01} \left\| \frac{1}{g_{m1}} \cong \frac{1}{g_{m1}} \right\|$$

Specchi di corrente con resistenze di degenerazione.

Per aumentare la resistenza di uscita si possono adottare varie soluzioni. Un metodo semplice consiste nell'introdurre resistori di degenerazione di emettitore come negli schemi seguenti.



Figura 2.3.2

Lo schema di Figura 2.3.2(a) funziona effettivamente da specchio di corrente se Q1 e Q2 sono uguali e in tal caso I_R è circa uguale a I_{out} (a meno del solito errore dell'ordine di $1/\beta$ dovuto alla corrente di base). La resistenza di uscita, per $R_E << h_{ie2}$, è pari a:

$$R_{out} \cong r_{02}(1 + g_{m2}R_E)$$

Se sul ramo di ingresso si omette la resistenza di degenerazione si ottiene lo schema di Figura 2.3.2(b) ovvero un "demagnificatore di corrente", denominato generatore di corrente di Widlar. Considerando il caso Q1=Q2 e esprimendo la tensione su R_E come V_{BE1} - V_{BE2} si dimostra facilmente che vale la relazione:

$$\frac{I_{out}}{I_R} = e^{-\frac{R_E I_{out}}{V_T}}$$

Pertanto il rapporto tra I_{out} e I_R è minore di 1 e non è costante ma diminuisce all'aumentare di I_{out} (ovvero di I_R). Questo circuito è utilizzato tipicamente per produrre una corrente piccola (I_{out}) a partire da una corrente assai più grande (I_R). In queste condizioni l'unica incognita è la R_E che si calcola invertendo l'equazione precedente:

$$R_E = \frac{V_T}{I_{out}} \ln \left(\frac{I_R}{I_{out}} \right)$$

Naturalmente anche in questo caso il rapporto I_{out}/I_R calcolato con le equazioni precedenti è affetto da un errore dell'ordine di $1/\beta$ a causa delle correnti di base.

Specchio di corrente cascode a BJT.

Anche per gli specchi a BJT si può utilizzare la configurazione cascode per aumentare la resistenza di uscita e rendere quindi la corrente di uscita meno dipendente dalla tensione di uscita. Lo schema di uno specchio cascode a BJT npn è mostrato nella figura seguente:



Figura 2.3.3

Funzionamento: anche qui sono i transistori in basso a stabilire il rapporto tra la corrente di uscita e quella di ingresso. In particolare vale la relazione (2.3.1). Come nello specchio cascode a MOSFET, i transistori Q3 e Q4 garantiscono che $V_{CE1}=V_{CE2}$. Perché ciò accada con esattezza occorre che il dimensionamento avvenga nel seguente modo:

$$\frac{A_{E4}}{A_{E3}} = \frac{A_{E2}}{A_{E1}} = k_s \cong \frac{I_{out}}{I_R}$$

Per quanto già affermato questo implica anche che siano valide le seguenti relazioni tra le correnti di saturazioni dei rispettivi transistor:

$$\frac{I_{S4}}{I_{S3}} = \frac{I_{S2}}{I_{S1}} \cong \frac{I_{out}}{I_R} \implies \frac{I_{out}}{I_{S4}} = \frac{I_R}{I_{S3}}$$

Da ciò deriva:

$$V_{BE3} \cong V_T \ln\left(\frac{I_R}{I_{S3}}\right) \cong V_T \ln\left(\frac{I_{out}}{I_{S4}}\right) \cong V_{BE4}$$

A questo punto basta osservare che:

$$V_{CE2} = V_{BE1} + V_{BE3} - V_{BE4} \cong V_{BE1} = V_{CE1}$$

Pertanto, essendo uguali le V_{CE} di Q1 e di Q2, e pure uguali le loro V_{BE} , la relazione tra le loro I_C seguirà l'equazione (2.3.1) con precisione. Purtroppo il rapporto tra le I_C determinabile con precisione da progetto) non coincide con il rapporto tra I_{out} e I_R a causa delle correnti di base. Si verifica facilmente che:

$$I_{R} = I_{C1} + I_{B1} + I_{B2} + I_{B4}$$
$$I_{out} = I_{C4} = I_{E4} - I_{B4} = I_{C2} - I_{B4}$$

Considerando che tutti i transistori hanno lo stesso beta e che I_{C4} è circa uguale a I_{C2} si ottiene:

$$I_{out} \cong I_{C2} \left(1 - \frac{1}{\beta} \right)$$
$$I_R \cong I_{C1} \left(1 + \frac{1}{\beta} + 2k_s \frac{1}{\beta} \right)$$

Per cui:

$$\frac{I_{out}}{I_R} \cong k_s \frac{\left(1 - \frac{1}{\beta}\right)}{\left[1 + \frac{1}{\beta}\left(1 + 2k_s\right)\right]} \cong k_s \left[1 - \frac{2}{\beta}\left(1 + k_s\right)\right]$$

Quindi dal punto di vista dell'errore introdotto dalle correnti di base anche lo specchio cascode si comporta come lo specchio semplice, essendo l'errore relativo dell'ordine di $1/\beta$. In particolare, se $k_s=1$ l'errore relativo è circa $4/\beta$.

<u>Resistenza di uscita:</u> Il calcolo della resistenza di uscita non è così immediato come nel caso del cascode a MOSFET. Infatti le correnti di base, assenti nei MOSFET, giocano qui un ruolo importante. La resistenza d'uscita del cascode a BJT risulta pari a:

$$R_{out} \cong r_{o4} \left(1 + \frac{h_{fe4}}{1 + k_s} \right)$$

Nel caso di $k_S=1$ si ha:

$$R_{out} = r_{o4} \left(1 + \frac{h_{fe4}}{2} \right)$$

<u>Dinamica di uscita.</u> Con argomenti analoghi a quelli usati per il cascode a MOSFET si dimostra che la *V_{MIN}* è data da:

$$V_{MIN} = V_{CE\,4\,SAT} + V_{BE\,1} = V_{CESAT} + V_{\gamma}$$

Quindi si passa dai circa 100 mV dello specchio semplice ai 0.8-0.9 V del cascode il quale ha quindi una dinamica di uscita più ridotta.

Tensione e resistenza di ingresso: si dimostra facilmente che:

$$V_{in} = V_{BE1} + V_{BE3} = 2V_{\gamma}$$
 $R_{in} \cong 2 \left(r_{o1} \left\| \frac{1}{g_{m1}} \right) \right)$

Specchi di corrente con amplificazione della corrente di base.

Questi specchi di corrente sono ottenuti dagli schemi visti precedentemente aggiungendo una circuiteria accessoria (uno o al massimo due transistori addizionali) che ha lo scopo di fornire le correnti di base che alimentano i transistori veri e propri dello specchio. Lo specchio semplice con amplificazione di corrente è mostrato nella figura seguente:



Figura 2.3.4

Per questo specchio vale sempre l'equazione (2.3.1) che fornisce il rapporto tra I_{C1} e I_{C2} . La resistenza di uscita e la dinamica di uscita sono le stesse dello specchio semplice. Un piccolo svantaggio è costituito dalla maggiore V_{IN} che qui è pari chiaramente a $2V_{\gamma}$. Quello che cambia sostanzialmente è il minor effetto delle correnti di base sul rapporto I_{out}/I_R . Si ha infatti:

$$I_{R} = I_{C1} + I_{B3} = I_{C1} + \frac{I_{B1} + I_{B2}}{\beta_{3} + 1} \cong I_{C1} \left[1 + \frac{1 + k_{S}}{\beta(\beta_{3} + 1)} \right]$$
$$I_{out} = I_{C2}$$

Pertanto risulta:

$$\frac{I_{out}}{I_R} = k_s \cdot \frac{1}{1 + \frac{1 + k_s}{\beta(\beta_3 + 1)}} \cong k_s \left[1 - \frac{1 + k_s}{\beta(\beta_3 + 1)} \right]$$

Si può verificare che l'errore relativo introdotto dalle correnti di base è dell'ordine di $1/\beta^2$ (considerando genericamente uguali tutti i beta). In questo modo si possono ottenere rapporti I_{out}/I_R che differiscono dal rapporto delle aree per meno dello 0.1%. Questo vantaggio può però essere completamente annullato dal fatto che, a causa della resistenza di uscita relativamente bassa, la corrente I_{out} risente molto della V_{out} e quindi questa precisione si ha in pratica solo se la V_{out} varia poco e, anzi, rimane vicina al valore V_{BEI} . Se ciò non si verifica e richiediamo ugualmente una precisione elevata si ricorre alla soluzione cascode con amplificazione di corrente mostrato nella figura seguente



Figura 2.3.5- Specchio di corrente cascode a BJT con amplificazione della corrente di base.

In questo specchio Q5 fornisce direttamente la corrente di base a Q3 e Q4. Sempre Q5 fornisce attraverso Q6 (equivalente a un diodo) la corrente di base a Q1 e Q2.

Calcolo del contributo delle correnti di base all'errore sul valore del guadagno dello specchio (I_{out}/I_R) rispetto al valore nominale *area*₂/*area*₁.

In condizioni nominali, sappiamo che, con ottima approssimazione:

$$\frac{I_{C2}}{I_{C1}} = \frac{area_2}{area_1}$$

Per quanto riguarda I_R , possiamo scrivere:

$$I_{R} = I_{C3} + I_{B5} = I_{E3} - I_{B3} + I_{B5}$$

Quindi:

$$I_{R} = I_{C1} - I_{B3} + I_{B5}$$

Per quanto riguarda *I*_{out}:

$$I_{C2} = I_{E3} = I_{C4} + I_{B4}$$

Quindi, siccome $I_{C4}=I_{out}$:

$$I_{out} = I_{C2} - I_{B4}$$

Pertanto:

$$\frac{I_{out}}{I_R} = \frac{I_{C2} - I_{B4}}{I_{C1} - I_{B3} + I_{B5}} = \frac{I_{C2} - \frac{I_{C4}}{\beta_4}}{I_{C1} - \frac{I_{C3}}{\beta_3} + I_{B5}}$$

Introducendo le seguenti approssimazioni, valide solo al fine del calcolo delle correnti di base:

$$I_{C4} \cong I_{C2} ; I_{C3} \cong I_{C1}$$
(2.3.3)

si ottiene:

$$\frac{I_{out}}{I_R} = \frac{I_{C2}}{I_{C1}} \frac{1 - \frac{1}{\beta_4}}{1 - \frac{1}{\beta_3} + \frac{I_{B5}}{I_{C1}}} = k_s \frac{1 - \frac{1}{\beta_4}}{1 - \frac{1}{\beta_3} + \frac{I_{B5}}{I_{C1}}}$$
(2.3.4)

Ma:

$$I_{B5} = \frac{I_{E5}}{\beta_5 + 1} = \frac{I_{B1} + I_{B2} + I_{B3} + I_{B4}}{\beta_5 + 1} = \frac{\frac{I_{C1}}{\beta_1} + \frac{I_{C2}}{\beta_2} + \frac{I_{C3}}{\beta_3} + \frac{I_{C4}}{\beta_4}}{\beta_5 + 1}$$
(2.3.5)

Quindi, considerando le approssimazioni (3.3.3) e supponendo che $\beta_1=\beta_2=\beta_3=\beta_4=\beta$:

$$\frac{I_{B5}}{I_{C1}} \cong 2 \frac{1+k_s}{(\beta_5+1)\beta}$$
(2.3.6)

Il termine I_{B5}/I_{C1} è quindi dell'ordine di $1/\beta^2$. Applicando l' approssimazione di Taylor al denominatore di (3.3.4), si ottiene.

$$\frac{I_{out}}{I_R} \cong k_s \left(1 - \frac{1}{\beta_4}\right) \left(1 + \frac{1}{\beta_3} - \frac{I_{B5}}{I_{C1}}\right)$$

Trascurando i termini di ordine $1/\beta^3$:

$$\frac{I_{out}}{I_R} \cong k_s \left(1 - \frac{1}{\beta_4} + \frac{1}{\beta_3} - \frac{1}{\beta_3 \beta_4} - \frac{I_{B5}}{I_{C1}} \right) = k_s \left(1 + \frac{\beta_3 - \beta_4}{\beta_3 \beta_4} - \frac{1}{\beta_3 \beta_4} - \frac{I_{B5}}{I_{C1}} \right)$$

Con un buon matching tra β_3 e β_4 , la differenza β_3 - β_4 si può ridurre a poche unità e pertanto l'errore relativo sul guadagno dello specchio:

$$e_r = \left(\frac{\beta_3 - \beta_4}{\beta_3 \beta_4} - \frac{1}{\beta_3 \beta_4} - \frac{I_{B5}}{I_{C1}}\right),$$

risulta composto da soli termini dell'ordine di $1/\beta^2$.

Specchio di corrente di Wilson.

Lo specchio di corrente di Wilson costituisce un'alternativa allo specchio cascode quando si vuole unire una elevata resistenza di uscita (pari a quella dello specchio cascode) alla precisione tipica degli specchi con amplificazione di corrente. È quindi equivalente allo specchio cascode con amplificazione di corrente. Esso presenta tuttavia il vantaggio di utilizzare solo 4 BJT e di richiedere una minor tensione d'ingresso ma anche lo svantaggio di lavorare correttamente soltanto con rapporti di corrente unitari. Lo schema di questo specchio è mostrato nella Figura 2.3.6.

<u>Funzionamento.</u> Anche in questo specchio il rapporto tra le correnti è governato dalla coppia Q1-Q2. Notiamo però che in questo caso è Q2 ad essere collegato a diodo.



Figura 2.3.6

Questo specchio può essere scomposto in un blocco di azione (Q4) e un blocco di reazione costituito dallo specchio semplice Q2-Q1, connesso in modo da riportare la corrente di uscita verso l'ingresso. Il blocco di azione viene comandato dalla tensione sul nodo H (V_H) in modo tale da fare sì che la corrente assorbita da Q1 sia, a meno della corrente di base di Q4, uguale alla corrente in ingresso (I_R). Per capire come ciò avvenga, possiamo considerare il transitorio di accensione. Questo, illustrato nella Figura 2.3.7, prevede che la I_R passi da 0 al valore finale nell'istante t_I .



Figura 2.3.7

Transitorio di accensione dello specchio di Wilson.

Per quanto riguarda la V_{out} , si supponga che sia già al valore richiesto (superiore alla V_{min} , da determinare in seguito). Prima di t_1 , la corrente di base di Q4 è nulla, pertanto Q4 è interdetto e $I_{E4}=0$. Quindi nessuna corrente entra nello specchio semplice Q2-Q1, ovvero $I_{C1}=0$. Questa situazione si protrae anche negli istanti immediatamente successivi a t_1 , in quanto le capacità parassite manterranno i transistori in interdizione. Focalizziamoci sulla capacità parassita indicata in figura con C_p ed indichiamo con I_{Cp} la corrente che entra in essa. Semplificando, la C_p si può considerare rappresentativa di tutte le capacità parassite che hanno un terminale in H. Possiamo scrivere:

$$\frac{dV_H}{dt} = \frac{I_{Cp}}{C_p} \quad \text{con:} \quad I_{Cp} = I_R - I_{C1} - I_{B4}$$
(2.3.7)

Negli istanti immediatamente successivi a t_1 , la I_{cp} coincide con la I_R , visto che $I_{B4}=I_{C1}=0$. Questa situazione rimane invariata fino all'istante t_2 , in cui la V_H raggiunge una tensione sufficiente ad accendere le giunzioni V_{BE2} e V_{BE4} . Questa tensione sarà di poco inferiore alla V γ dei BJT interessati, considerando, in modo qualitativo, che la V γ è la tensione in cui i transistori portano la corrente finale. Non appena Q4 si accende, la sua corrente aumenta esponenzialmente con la tensione V_H . La corrente di Q4 viene riflessa all'indietro dallo specchio Q2-Q1, per cui, trascurando le correnti di base:

$$I_{C1} \cong \frac{area_1}{area_2} I_{E4} \cong \frac{1}{k_s} I_{out} \quad \text{dove: } k_s \equiv \frac{area_2}{area_1}$$
(2.3.8)

Considerando la (3.3.7) e trascurando la I_{B4} , otteniamo che la tensione V_H si stabilizzerà (derivata nulla) quando I_{C1} raggiungerà il valore di I_R . Quindi, considerando la (3.3.8) con la situazione di regime $I_{C1}=I_R$:

$$I_{out} \cong k_S I_R$$

Si può facilmente dimostrare che la reazione è negativa supponendo che la Iout subisca un aumento (per esempio per un disturbo). Questa variazione si riflette all'indietro (ovvero su I_{CI}), e pertanto non ci sarà più equilibiro al nodo H. Una corrente negativa scorrerà in C_p innescando una diminuzione della tensione V_H . Questa variazione ridurrà la corrente in Q4, opponendosi all'iniziale aumento. Ovviamente questo è vero in continua e a basse frequenze, dove i transistori si possono considerare "resistivi" (facendo eccezione per la sola C_p). Per garantire la stabilità di questo anello di reazione occorre prendere in considerazione tutta la risposta in frequenza del guadagno di anello ed applicare, se necessario, tecniche di compensazione. La tecnica più comune è aumentare la capacità C_p mediante l'inserimento di una capacità aggiuntiva tra H e massa. L'analisi dei problemi di stabilità esula da questa trattazione.



Figura 2.3.8

Specchio di corrente di Wilson a quattro transistori.

Un problema che si incontra con lo specchio di Wilson a tre transistori è il fatto che Q2 e Q1 lavorano con tensioni V_{CE} diverse. Infatti, $V_{CE2}=V_{BE2}$. $V_{CE1}=V_{BE2}+V_{BE4}$. Per ovviare a questo problema, che introduce un errore sistematico sul kS, si ricorre allo specchio di Wilson a quattro transistori, mostrato in Figura 2.3.8. Il principio di funzionamento è perfettamente analogo, con la sola diffrenza che Q3 produce una traslazione di una V_{BE} rispetto a V_H , per cui adesso: $V_{CE1}=V_H-V_{BE3}=V_{BE2}+V_{BE4}-V_{BE3}$. Con un dimensionamento analogo a quello degli specchi cascode, ovvero:

$$\frac{area_4}{area_3} = k_s$$

Si ottiene che $V_{BE3}=V_{BE4}$, per cui $V_{CE1}=V_{BE2}=V_{CE2}$, come richiesto.

Calcolo del contributo delle correnti di base all'errore sul valore del guadagno dello specchio (I_{out}/I_R) rispetto al valore nominale *area2/area1*.

Dal punto di vista dell'effetto delle correnti di base, le versioni a tre e quattro transistori sono completamente equivalenti, in quanto Q3 è un bipolo (diodo). La I_R risulta legata alla I_{CI} da:

$$I_R = I_{C1} + I_{B4}$$

La *I*_{out}, invece, risulta:

$$I_{out} = I_{C4} = I_{E4} - I_{B4}$$
 con $I_{E4} = I_{C2} + I_{B2} + I_{B1}$

Quindi, il rapporto I_{out}/I_R risulta:

$$\frac{I_{out}}{I_R} = \frac{I_{C2} + I_{B2} + I_{B1} - I_{B4}}{I_{C1} + I_{B4}}$$

Facendo le solite approssimazioni, valide solo ai fini dell'errore sulle correnti di base: $I_{C4} \cong I_{C2}$. Si ha:

$$\frac{I_{out}}{I_R} \approx \frac{I_{C2} + \frac{I_{C2}}{\beta_2} + \frac{I_{C1}}{\beta_1} - \frac{I_{C2}}{\beta_4}}{I_{C1} + \frac{I_{C2}}{\beta_4}} = \frac{I_{C2}}{I_{C1}} \frac{1 + \frac{1}{\beta_2} + \frac{1}{k_s \beta_1} - \frac{1}{\beta_4}}{1 + \frac{k_s}{\beta_4}}$$

Applicando la solita approssimazione di Taylor per portare il denominatore a numeratore otteniamo:

$$\frac{I_{out}}{I_R} \cong k_s \left[1 + \left(\frac{1}{\beta_2} - \frac{1}{\beta_4}\right) + \left(\frac{1}{k_s \beta_1} - \frac{k_s}{\beta_4}\right) + O\left(\frac{1}{\beta^2}\right) \right]$$
(2.3.9)

Dove $O(1/\beta^2)$ indica termini che vanno a zero almeno come $1/\beta^2$.

Il primo termine di errore nella parentesi quadra è dell'ordine di $1/\beta^2$, purché l'errore di matching tra β_2 e β_4 sia al più di qualche unità. Il secondo termine, invece potrà ridursi ad un'espressione simile a quella del primo, solo se k_S=1. Pertanto: <u>il contributo delle correnti di base all'errore relativo sul guadagno dello specchio di Wilson è dell'ordine di $1/\beta^2$ solo per guadagni unitari.</u>

Se si progetta lo specchio di Wilson con k_s diverso dall'unità, si perderanno i benefici in termini di precisione tipici di questa configurazione.

Pertanto, nello specchio di Wilson il rapporto tra I_{out} e I_R è effettivamente uguale al rapporto delle aree (a meno di un errore $1/\beta^2$) se e solo se i beta dei transistori si possono considerare uguali e il rapporto tra le aree è unitario. Più ci si discosta da queste condizioni più l'errore relativo cresce tendendo a diventare dell'ordine di $1/\beta$ come negli specchi normali (semplice o cascode) senza amplificazione di corrente di base.

<u>Resistenza di uscita.</u> Il calcolo della resistenza di uscita è piuttosto laborioso e, nel caso di rapporto unitario I_{out}/I_R , coincide con quella del cascode.

<u>Dinamica di uscita.</u> Coincide con quella del cascode (la condizione $V_{out}=V_{MIN}$ si ha quando Q4 arriva alla soglia della zona di saturazioone).

2.4 Riepilogo delle caratteristiche degli specchi di corrente.

Topologia	Semplice	Cascode	Cascode a larga dinamica	
Rout	r_d	$r_d(2+g_mr_d)$	$r_d(2+g_mr_d)$	
$V_{Th} = R_{out}I_{out}$	λ^{-1}	$\lambda^{-1}(2+g_mr_d)$	$\lambda^{-1}(2+g_m r_d)$	
I_{out}/I_R nominale	$\frac{\beta_2}{\beta_1} = \frac{W_2}{W_1} \frac{L_1}{L_2}$	$\frac{\beta_2}{\beta_1} = \frac{W_2}{W_1} \frac{L_1}{L_2}$	$\frac{\beta_2}{\beta_1} = \frac{W_2}{W_1} \frac{L_1}{L_2}$	
V _{MIN}	V_{GS} - V_t	$2(V_{GS}-V_t)+V_t$	$2(V_{GS}-V_t)$	
V _{in} (appross.)	V_{GS}	$2V_{GS}$	$2V_{GS}$	
Commenti			(1)	

Specchi di corrente a transistori MOS

(1) Meno preciso dello specchio cascode classico.

Topologia	Semplice	Cascode	Wilson	Semplice con amplificazion e della I _B	Cascode con amplificazion e della I _B	Widlar
Rout	$r_0 = \frac{1}{h_{oe}}$	$\cong rac{h_{_{fe}}}{2}r_{_0}$	$\cong rac{h_{_{fe}}}{2}r_{_0}$	$r_0 = \frac{1}{h_{oe}}$	$\cong rac{h_{_{fe}}}{2}r_{_0}$	$\cong r_0 \left(1 + g_m R_E \right)$
V _{Th} =R _{out} I _{out}	V_A	$\cong rac{h_{fe}}{2}V_A$	$\cong rac{h_{fe}}{2}V_A$	V_A	$\cong rac{h_{fe}}{2} V_A$	$\cong V_A \big(1 + g_m R_E \big)$
I_{out}/I_R nominale	$\frac{A_{E2}}{A_{E1}}$	$\frac{A_{_{E2}}}{A_{_{E1}}}$	$\frac{A_{_{E2}}}{A_{_{E1}}}$	$\frac{A_{E2}}{A_{E1}}\mathbf{v}$	$\frac{A_{E2}}{A_{E1}}$	$\exp\left(-\frac{I_{out}R_E}{V_T}\right)$
V _{MIN}	V _{CEsat}	$V_{CEsat} + V_{\gamma}$	$V_{CEsat} + V_{\gamma}$	V _{CEsat}	$V_{CEsat} + V_{\gamma}$	V_{CEsat} + I_2R_E
effetto I _B	$\propto \frac{1}{\beta}$	$\propto \frac{1}{\beta}$	$\propto \frac{1}{\beta^2}$	$\propto \frac{1}{\beta^2}$	$\propto \frac{1}{\beta^2}$	$\propto \frac{1}{\beta}$
V _{in} (appross.)	V_γ	$2V_{\gamma}$	$2V_{\gamma}$	$2V_{\gamma}$	$3V_{\gamma}$	V_{γ}
Commenti			(2), (3)	(2)	(2), (4)	(5)

Specchi di corrente a transistori Bipolari.

(2) Reazionato: può richiedere compensazione.

(3) Adatto solo a rapporti unitari.

(4) Richiede matching dei β per fornire la precisione indicata (errore dell'ordine di $1/\beta^2$).

(5) Il rapporto I_{out}/I_R non è costante ma diminuisce all'aumentare di I_R.

2.5 Effetto degli errori di matching sugli specchi di corrente.

Per semplicità di trattazione, in questo paragrafo si considereranno gli errori di matching per specchi di corrente aventi guadagno unitario. La figura 5 mostra uno specchio di corrente semplice a MOSFET ed una versione a BJT. I risultati ottenuti con gli specchi semplici si possono riportare direttamente al caso di specchi più complessi, quali gli specchi Cascode, in quanto il contributo agli errori di matching deriva principalmente dallo specchio semplice che essi contengono.



Figura 5

Specchio di corrente a MOSFET.

Siamo interessati all'errore relativo di corrente:

$$e_r = \frac{\Delta I}{I_R} \cong \frac{\Delta I}{\overline{I}}$$
, dove: $\Delta I = I_R - I_{out}$, $\overline{I} = (I_R + I_{out})/2$

Considerando che M1 e M2 siano nominalmente identici e che si trovino nelle medesime condizioni di polarizzazione, possiamo considerere l'errore I_{R} - I_{out} come l'errore di matching tra le I_{D} di M1 e M2.

Trascurando l'effetto della VDS, possiamo scrivere la corrente di un MOSFET in saturazione e forte inversione come:

$$I_D = \frac{\beta}{2} (V_{GS} - V_t)^2$$

Indicando con $B=(V_{GS}-V_t)$, si può applicare l'espressione notevole dell'errore relativo, ottenendo:

$$\frac{\Delta I_D}{I_D} = \frac{\Delta \beta}{\beta} + 2\frac{\Delta B}{B}$$

Siccome V_{GS} è la stessa per i due dispositivi (gate e source connessi assieme), allora, $\Delta B=-\Delta V_t$. Pertanto:

$$\frac{\Delta I_D}{I_D} = \frac{\Delta \beta}{\beta} - 2 \frac{\Delta V_t}{\left(V_{GS} - V_t\right)}$$
(2.5.1)

Passando alle deviazioni standard:

$$\sigma_{\frac{\Delta I_D}{I_D}} = \sqrt{\sigma_{\frac{\Delta\beta}{\beta}}^2 + \left(\frac{2\sigma_{V_t}}{(V_{GS} - V_t)}\right)^2}$$
(2.5.2)

Esempio:

Consideriamo un caso reale, relativo ad un processo CMOS a $0.35 \mu m$ di lunghezza minima. Nel manuale di processo si trovano l seguenti informazioni:

$$\sigma_{\frac{\Delta\beta}{\beta}} = \frac{C_{\beta}}{\sqrt{WL}} \quad \text{con } C_{\beta} = 0.03 \text{ } \mu\text{m}$$
$$\sigma_{V_{t}} = \frac{C_{Vt}}{\sqrt{WL}} \quad \text{con } C_{Vt} = 8.5 \text{ } \text{mV} \cdot \mu\text{m}$$

Ipotizziamo di realizzare uno specchio di corrente con M1 e M2 aventi dimensioni L=W=1mm e

V_{GS}-V_t pari a 100 mV. Otteniamo:

$$\sigma_{\frac{\Delta\beta}{\beta}} = 0.03, \quad \sigma_{V_t} = 8.5 \text{ mV} \quad \frac{2\sigma_{V_t}}{(V_{GS} - V_t)} = 0.17$$

Quindi:

$$\sigma_{\frac{M_D}{I_D}} = 0.173$$
 (=17.3%)

Otteniamo quindi un errore molto grande. Se prendiamo il dato a 3σ (ovvero quasi la totalità dei campioni), osserviamo che ci possiamo aspettare anche discrepanze del 50 % tra la corrente d'ingresso e quella d'uscita.

Osserviamo inoltre che il contributo degli errori sulla V_t è largamente prevalente. Il progettista ha la possibilità di mitigare questo errore aumentando la V_{GS}-V_t. Passando a V_{GS}-V_t=500 mV, e mantenendo le stesse dimensioni per i MOSFET, avremmo:

$$\frac{2\sigma_{V_t}}{\left(V_{GS} - V_t\right)} = 0.034 \quad \Rightarrow \quad \sigma_{\frac{\Delta I_D}{I_D}} = 0.0453 \quad (4.53\%)$$

In questo caso i contributi degli errori sul beta e sulla V_t sarebbero paragonabili. Ovviamente, abbiamo visto che un aumento nella tensione di *overdrive* (V_{GS} - V_T) porta ad un peggioramento proporzionale nella V_{min} dello specchio. Aumentando entrambe le dimensioni dei MOS di un fattore 10 (quindi L=W=10µm), si può ulteriormente ridurre l'errore dello stesso fattore, quindi:

$$\begin{array}{l} L = W = 10 \ \mu m \\ V_{GS} - V_t = 500 \ \mathrm{mV} \end{array} \right\} \Longrightarrow \sigma_{\frac{\Delta\beta}{\beta}} = 0.003 \sigma_{V_t} = 0.858 \ \mathrm{mV} \quad \frac{2\sigma_{V_t}}{(V_{GS} - V_t)} = 0.0034 \\ \mathrm{Da\ cui:\ } \sigma_{\Delta \mathrm{ID/ID}} = 0.0045 \ (0.45 \ \%) \end{array}$$

Specchio di corrente a BJT

Ripetendo le stesse considerazioni, andremo a calcolare l'errore relativo sulle correnti di collettore. Sappiamo dai precedenti paragrafi che, anche se l'errore in questione fosse nullo, vi sarebbe comunque sovrapposto un errore sistematico dovuto alle correnti di base, il quele dipende dalla topologia prescelta.

Trascurando la dipendenza della corrente di collettore dalla tensione $V_{CE.}$, possiamo fare riferimento all'espressione:

$$I_C = I_S e^{\frac{V_{RE}}{V_T}}$$
 con $V_T = \frac{kT}{a}$

Se consideriamo, inoltre che Q1 e Q2 hanno la stessa temperatura, allora essi hanno anche uguali fattori esponenziali (stessa V_{BE} e V_T). Pertanto:

$$\frac{\Delta I_c}{I_c} = \frac{\Delta I_s}{I_s} \tag{2.5.3}$$

La fonderia non fornisce di norma la deviazione standard di $\Delta I_S/I_S$, ma riferisce tutti gli errori di matching alla V_{BE} . In particolare, si fa riferimento a coppie di BJT nominalmente identici polarizzati in zona attiva diretta con delle V_{BE} tali da far sì che le correnti di collettore risultino uguali. Questo non è, ovviamente il caso dello specchio di corrente, dove le V_{BE} sono semmai forzate ad essere uguali e le differenze nelle I_S dovute agli errori di matching si traducono in differenze nelle I_C . Questo valore della deviazione standard ci permette però di risalire a quella della I_S . Se consideriamo la ΔV_{BE} di due BJT nominalmente identici (ma soggetti ad errori di matching), che si trovano alla medesima temperatura, troviamo

$$\Delta V_{BE} = V_T \Delta \left[\ln \left(\frac{I_C}{I_S} \right) \right] = V_T \left(\frac{\Delta I_C}{I_C} - \frac{\Delta I_S}{I_S} \right)$$
(2.5.4)

Il valore fornitoci dalla fonderia è relativo al caso di stesse correnti di collettore, ovvero $\Delta I_C=0$. Pertanto:

$$\Delta V_{BE}^* = V_T \left(-\frac{\Delta I_S}{I_S} \right) \implies \sigma_{\Delta V_{BE}^*} = V_T \sigma_{\frac{\Delta I_S}{I_S}}$$
(2.5.5)

Dalla 12, nota la $\sigma_{\Delta VBE^*}$ fornita dalla fonderia, posso risalire alla $\sigma_{\frac{\Delta I_s}{I}}$.

Esempio.

Per un processo BiCMOS la σ_{VBE*} di un transistore elementare NPN sia pari a 0.3 mV. Considerando V_T=26 mV si ricava:

$$\sigma_{\frac{\Delta I_s}{I_s}} = 0.011$$

Pertanto, dalla (3.5.3) si ricava che la deviazione standard dell'errore di matching relativo per uno specchio di corrente realizzato con BJT standard risulta pari a 1.1 %. Questo errore si può ulteriormente ridurre utilizzando per Q1 e Q2 dispositivi ottenuti connettendo in parallelo più transistori elementari (ovvero aumentando l'area). L'effettiva riduzione nell'errore di matching è proporzionale alla radice del numero di transistori connessi in parallelo,

Capitolo 3. Amplificatori differenziali: concetti e strutture di base.

3.1 Definizioni generali riguardanti gli amplificatori differenziali.

Gli amplificatori differenziali si distinguono in base al numero di uscite nei due tipi seguenti:

- A singola uscita (single ended output)
- A doppia uscita (fully differential)







a doppia uscita (fully differential)

Figura 3.1.1

Tensioni di modo comune e di modo differenziale.

Richiamiamo le definizioni di tensioni di modo comune V_{ic} e differenziale V_{id} di ingresso.

$$V_{id} = V_I^+ - V_I^ V_{ic} = \frac{V_I^+ + V_I^-}{2}$$

Per l'amplificatore a doppia uscita vengono definite anche una tensione di uscita di modo differenziale V_{ud} e di modo comune V_{uc}

$$V_{ud} = V_U^+ - V_U^ V_{uc} = \frac{V_U^+ + V_U^-}{2}$$

In molti casi si omette il pedice "i" che indica le tensioni di ingresso che diventano semplicemente $V_d \in V_c$.

Amplificazioni: Si definiscono 2 amplificazioni per l'amplificatore a singola uscita e 4 amplificazioni per il *fully differential*.

Nel caso di amplificatore a singola uscita si ha l'amplificazione differenziale (A_d) e di modo comune (A_c) che si definiscono come:

$$A_{d} = \frac{V_{U}}{V_{id}}\Big|_{V_{ic}=0} \qquad A_{c} = \frac{V_{U}}{V_{ic}}\Big|_{V_{id}=0} \qquad CMRR = \left|\frac{A_{d}}{A_{c}}\right|$$

Nel caso di amplificatore a doppia uscita possiamo definire le seguenti 4 amplificazioni e il CMRR:

$$A_{dd} = \frac{V_{ud}}{V_{id}} \qquad A_{cc} = \frac{V_{uc}}{V_{ic}} \qquad A_{cd} = \frac{V_{ud}}{V_{ic}} \qquad A_{dc} \frac{V_{uc}}{V_{id}} \qquad CMRR = \left|\frac{A_{dd}}{A_{cd}}\right|$$

L'amplificazione A_{dd} fa le veci dell'amplificazione A_d per il single ended in quanto misura il rapporto tra i segnali utili in uscita e in ingresso (segnali differenziali). Le amplificazioni A_{cc} e A_{dc} rappresentano la risposta del segnale di modo comune di uscita rispetto al modo comune e differenziale in ingresso. Queste amplificazioni non sono particolarmente dannose in quanto si traducono in segnale di modo comune in uscita che di solito viene bloccato dagli stadi successivi o dall'utilizzatore. Si richiede comunque che il modo comune in uscita si mantenga sempre a livelli sufficientemente bassi da ridurre significativamente la dinamica dei due segnali di uscita. L'amplificazione A_{cd} , invece deve essere minimizzata in quanto rappresenta la risposta del segnale utile in uscita (differenziale) rispetto al segnale di disturbo in ingresso (modo comune).

Circuito equivalente di ingresso.



Figura 3.1.2

Si definiscono due impedenze di ingresso:

- Impedenza differenziale di ingresso (o impedenza di modo differenziale, *Z*_{*ID*} nella figura precedente)
- Impedenza di isolamento di ingresso (o impedenza di modo comune) pari a:

$$Z_{IS} = \frac{Z_{IS1} + Z_{IS2}}{2} \, .$$

In molti casi, in virtù della simmetria dello stadio di ingresso, si può assumere: $Z_{IS2}=Z_{IS2}=Z_{IS2}$

Correnti di polarizzazione e tensione di offset.

La tensione di offset si definisce come la tensione di ingresso di modo differenziale in corrispondenza della quale la tensione di uscita è nulla.

La corrente di polarizzazione I_B si definisce come: $I_B = \frac{I_{B1} + I_{B2}}{2}$.

La corrente di offset è la differenza $I_{io}=I_{B1}-I_{B2}$ che si ha quando in ingresso è applicata una tensione differenziale pari alla tensione di offset.

Importante: si noti che gli amplificatori vengono progettati in modo che le quantità V_{io} e I_{io} siano nulle. A causa della dispersione dei valori dei parametri elettrici dei dispositivi reali,la V_{io} e I_{io} non saranno nulle ma varieranno da circuito integrato a circuito integrato in modo casuale (errore casuale). Se il progetto è stato compiuto in modo corretto la media di tali quantità, calcolata su un grande numero di amplificatori sarà pari a zero. Lo scostamento rispetto al valor medio segue tipicamente una distribuzione gaussiana. Una misura della tipica tensione (o corrente) di offset che possiamo aspettarci è data dalla deviazione standard σ della distribuzione. Si sa che in un intervallo di $\pm 3\sigma$ attorno al valore nominale rientra il 99.7 % di tutti i valori effettivamente misurati.

Se neppure la media coincide con il valore di progetto (che, ripetiamo, nel caso di V_{io} e I_{io} deve essere nullo) allora è presente un errore sistematico.

Altri parametri importanti:

- Dinamica di ingresso di modo differenziale.
- Dinamica di ingresso di modo comune (CMR, Common Mode Range).
- Dinamica di uscita (output swing).
- •

La dinamica di ingresso di modo differenziale è legata all'amplificazione e, spesso, al carico connesso sull'uscita. Un amplificatore con elevato guadagno avrà generalmente una piccola dinamica di ingresso differenziale, in quanto basta un piccolo valore di V_d per portare l'uscita al valore massimo o minimo ammissibile ("saturazione degli stadi di uscita"). Una bassa resistenza di carico sull'uscita, riducendo il guadagno, può ampliare la dinamica di ingresso. Si possono definire grossolanamente due limiti per il segnale differenziale di ingresso:

1) Limite entro il quale il legame tra ingresso e uscita si può considerare lineare (intervallo di linearità).

2) Limite oltre il quale l'amplificatore "satura" e l'uscita non dipende più dal segnale di ingresso (vera e propria dinamica di ingresso).

La dinamica di ingresso di modo comune e la dinamica di uscita devono essere le più ampie possibile (per lo meno adeguate all'applicazione). Spesso questi due parametri non sono indipendenti (la dinamica di uscita è influenzata dal modo comune applicato in ingresso). Se la dinamica di ingresso e/o la dinamica di uscita si estendono dalla tensione di alimentazione negativa a quella positiva si parla di amplificatori "*rail-to-rail*".
Prodotto guadagno banda:

Se f_H è il limite superiore di banda il prodotto $Ad(0)f_H$ =PGB si definisce prodotto guadagno banda (Ad(0) indica il valore di A_d a frequenza zero, ovvero in continua). Per amplificatori la cui risposta in frequenza risulta del tipo a polo dominante, il PGB coincide in pratica con la frequenza a cui il modulo del guadagno assume valore unitario. Per tale tipo di amplificatori, fissata una frequenza di lavoro f_w , una stima del guadagno massimo ottenibile è data da:

$$A_{d}(f_{W}) = \min\left[A_{d}(0), \frac{PGB}{f_{W}}\right]$$

3.2 Coppia di transistori MOSFET accoppiati di source (source coupled pair)

Questa configurazione, mostrata nella figura seguente, è la base di praticamente tutti gli amplificatori differenziali a MOSFET.



Figura 3.2.1

Il circuito ripartisce la corrente I_0 nelle due componenti I_{D1} e I_{D2} . Quando la tensione di modo differenza $V_d = V_1 - V_2$ è nulla, I_0 si divide in parti uguali tra I_{D1} e I_{D2} . Per V_D che cresce progressivamente assumendo valori positivi ($V_1 > V_2$) la percentuale di I_0 che finisce in I_{D1} diventa sempre più grande a scapito di I_{D2} . Per V_d negative succede l'esatto opposto. Ci poniamo ora l'obiettivo di valutare quantitativamente la relazione tra le correnti I_{D1} e I_{D2} e la tensione V_d .

Calcolo delle correnti di drain in funzione della tensione differenziale di ingresso.

Ipotesi:

- I transistori lavorano in zona di saturazione.
- Si può trascurare l'effetto della V_{DS} sulle I_D . Perché ciò sia garantito è sufficiente che le V_{DS} siano uguali per $V_d = 0$ e che le variazioni causate dall'applicazione di V_d siano più piccole o al limite dello stesso ordine di grandezza delle rispettive variazioni delle V_{GS} .

- Le variazioni delle tensioni di source non producono variazioni della corrente di polarizzazione I_0 . Dato che tale corrente è prodotta da uno specchio di corrente, ciò consiste nel considerare infinita la resistenza di uscita dello specchio stesso.
- I due transistori sono identici.

Con queste ipotesi possiamo scrivere:

$$V_{d} = V_{1} - V_{2} = V_{GS1} - V_{GS2} = V_{t1} + \sqrt{\frac{2I_{D1}}{\beta_{1}}} - V_{t2} - \sqrt{\frac{2I_{D2}}{\beta_{2}}}$$
(3.2.1)

Siccome i due transistori sono identici, ovvero $V_{t1}=V_{t2}$ e $\beta_1=\beta_2=\beta$, otteniamo: Pertanto otteniamo:

$$V_d = \sqrt{\frac{2I_{D1}}{\beta}} - \sqrt{\frac{2I_{D2}}{\beta}} = \sqrt{\frac{2}{\beta}} \left(\sqrt{I_{D1}} - \sqrt{I_{D2}} \right)$$

La dipendenza delle correnti dalla tensione differenziale può essere ottenuta risolvendo questa equazione con il vincolo $I_{DI}+I_{D2}=I_0$. Si procede elevando al quadrato ambo i membri e si ottiene:

$$V_d^2 \frac{\beta}{2} = I_{D1} + I_{D2} - 2\sqrt{I_{D1}I_{D2}}$$

Elevando al quadrato abbiamo perso la seguente informazione che pertanto deve essere annotata per essere richiamata alla fine del calcolo:

Conditione 1: se
$$V_d > 0$$
 allora $I_{D1} > I_{D2}$.

A questo punto occorre osservare che $I_{D1}+I_{D2}=I_0$. Sostituendo si ottiene:

$$V_d^2 \frac{\beta}{2} - I_0 = -2\sqrt{I_{D1}I_{D2}}$$

Si procede elevando ancora al quadrato ma occorre ancora osservare che, essendo la radice quadrata positiva per definizione dovrà essere rispettata la condizione:

Condizione 2:
$$V_d^2 \frac{\beta}{2} - I_0 < 0 \implies -\sqrt{\frac{2I_0}{\beta}} < V_d < \sqrt{\frac{2I_0}{\beta}}$$

Questa condizione impone un limite inferiore e superiore alla tensione differenziale di ingresso affinché l'equazione abbia un risultato. Vedremo che a questo limite analitico corrisponde un ben preciso limite fisico.

Procedendo con l'elevazione al quadrato e considerando che $I_{D2}=I_0 - I_{D1}$ si ottiene l'equazione:

$$I_{D1}^{2} - I_{0}I_{D1} + \frac{1}{4} \left(V_{d}^{2} \frac{\beta}{2} - I_{0} \right)^{2} = 0 \quad \Rightarrow \quad I_{D1} = \frac{I_{0}}{2} \pm V_{d} \frac{\beta}{4} \sqrt{\frac{4I_{0}}{\beta} - V_{d}^{2}}$$

L'ambiguità sul segno della radice si risolve subito richiamando la condizione che avevamo posto nell'effettuare la prima operazione di quadratura: siccome per V_d positivi la I_{D1} deve essere maggiore di I_{D2} , essa dovrà essere anche maggiore di $I_0/2$, altrimenti la somma $I_{D1}+I_{D2}$ risulterebbe inferiore a I_0 . Pertanto nell'espressione trovata dovrà risultare il segno "+". Otteniamo infine:

$$I_{D1} = \frac{I_0}{2} + V_d \frac{\beta}{4} \sqrt{\frac{4I_0}{\beta} - V_d^2} \qquad I_{D2} = \frac{I_0}{2} - V_d \frac{\beta}{4} \sqrt{\frac{4I_0}{\beta} - V_d^2}$$

Mettendo in evidenza all'interno della radice il termine $\frac{2I_0}{\beta} = V_{MAX}^2$ si ottengono le formule:

$$I_{D1} = \frac{I_0}{2} \left(1 + \frac{V_d}{V_{MAX}} \sqrt{2 - \frac{V_d^2}{V_{MAX}^2}} \right)$$
(3.2.2)
$$I_{D2} = \frac{I_0}{2} \left(1 - \frac{V_d}{V_{MAX}} \sqrt{2 - \frac{V_d^2}{V_{MAX}^2}} \right)$$

e, per quanto riguarda la differenza delle correnti I_{D1} - I_{D2} :

$$I_{D1} - I_{D2} = I_0 \frac{V_d}{V_{MAX}} \sqrt{2 - \frac{V_d^2}{V_{MAX}^2}}$$

Nella Figura 3.2.2 sono mostrate le correnti normalizzate a I_0 in funzione della tensione differenziale di ingresso normalizzata rispetto a $V_{\text{max}} = \sqrt{\frac{2I_0}{\beta}}$.



Figura 3.2.2

Queste curve sono state tracciate usando le espressioni ricavate per le ID fermandoci però a

 V_{max} , in quanto avevamo trovato che la risoluzione era valida solo per $-V_{max} < V_d < V_{max}$. Il tratto oltre V_{max} è stato ricavato osservando che per $V_d = V_{max}$ la I_{D1} è pari a I_0 e quindi conduce solo il transistore M1. In queste condizioni osserviamo che:

$$V_{GS1} = V_t + \sqrt{\frac{2I_0}{\beta}} \quad \text{(poiché } I_{D1} = I_0\text{)}$$
$$V_{GS2} = V_{GS1} - V_d = V_{GS1} - V_{\max} = V_t$$

Aumentando ulteriormente la $V_d = V_{GS1} - V_{GS2}$ deve accadere una delle due cose (o entrambe):

(1) aumenta V_{GSI} , (2) diminuisce V_{GS2} . Ovviamente V_{GS1} non può aumentare perché la I_{D1} non può superare la I_0 , allora diminuisce V_{GS2} che scende sotto la tensione di soglia e, continuando ad aumentare la V_d può diventare anche negativa. Pertanto all'aumentare della V_d , I_{D2} rimane nulla e deve risultare $I_{D1}=I_0$, come mostrato in figura. Ovviamente lo stesso discorso si può ripetere per l'estremo inferiore $V_d < -V_{max}$ dove è M2 a portare tutta la corrente I_0 mentre M1 rimane spento.

La dinamica di ingresso (ovvero V_{max}) può essere aumentata aumentando I_0 o diminuendo β (ovvero W/L).

Per piccoli valori di V_d (ovvero molto minori di V_{max}), il comportamento si può considerare approssimativamente lineare. Utilizzando per le equazioni (3.2.2) lo sviluppo di Taylor arrestato al primo ordine, si ottiene la nota espressione di piccolo segnale per le I_D :

$$I_{D1} \cong \frac{I_0}{2} + \frac{1}{2} g_m V_d \quad I_{D2} \cong \frac{I_0}{2} - \frac{1}{2} g_m V_d \quad \text{con } g_m = \sqrt{\beta I_0} = \sqrt{2\beta I_{DQ}}$$

dove con I_{DQ} è stato indicato il valore di riposo ($V_d=0$) di I_{D1} e I_{D2} , pari a $I_0/2$.

Nella figura seguente è mostrato l'effetto di un aumento di I_0 e di una diminuzione di β di un fattore 2. I grafici riportano in ordinate la differenza tra I_{D1} e I_{D2} che nella maggioranza dei casi pratici rappresenta il segnale utile.



Figura 3.2.3

Si può osservare che:

• un aumento di I_0 aumenta la dinamica e contemporaneamente la pendenza nell'origine,

ovvero il guadagno di trasduzione tensione di ingresso - corrente di uscita.

- una diminuzione di β comporta un analogo aumento di dinamica ma anche una diminuzione del guadagno.
- La dinamica complessiva del segnale differenziale in ingresso è pari a $\pm V_{dmax}$. Si può verificare immediatamente che V_{dmax} è pari a $\sqrt{2}(V_{GS} V_t)$, dove con V_{GS} si è indicato il valore assunto a riposo.

Per concludere calcoliamo la tensione di source V_S dei due MOS M1 e M2. Possiamo scrivere:

$$V_{S} = \frac{V_{d}}{2} - V_{GS1} = \frac{V_{d}}{2} - V_{t} - \sqrt{\frac{2I_{D1}}{\beta}}$$
$$V_{S} = -\frac{V_{d}}{2} - V_{GS2} = -\frac{V_{d}}{2} - V_{t} - \sqrt{\frac{2I_{D2}}{\beta}}$$

Sommando le due equazioni precedenti si ottiene:

$$2V_s = -2V_t - \sqrt{\frac{2I_{D1}}{\beta}} - \sqrt{\frac{2I_{D2}}{\beta}} \implies V_s = -V_t - \sqrt{\frac{1}{2\beta}} \left(\sqrt{I_{D1}} + \sqrt{I_{D2}}\right)$$

Osserviamo che siccome $I_{D1}+I_{D2}=I_0=costante$, la somma $\sqrt{I_{D1}} + \sqrt{I_{D2}}$ non potrà essere costante e quindi la tensione di source dei due MOSFET non è costante ma varierà in funzione del segnale differenziale applicato. Ciò evidenzia la differenza di comportamento tra piccoli segnali e grandi segnali: in condizioni di piccolo segnale la tensione di source rimane costante (ovvero a massa per le variazioni) in virtù delle proprietà di antisimmetria. Nel caso di ampi segnali i source non possono più considerarsi a massa ma variano con V_D . In particolare risulta:

$$\operatorname{Per} V_{d} = 0 \implies V_{S} = -V_{t} - \sqrt{\frac{I_{0}}{\beta}}$$
$$\operatorname{Per} V_{d} = \pm V_{MAX} \implies V_{S} = -V_{t} - \sqrt{\frac{I_{0}}{2\beta}}$$

3.3 Coppia di transistori bipolari connessi di emettitore.

Il funzionamento della coppia differenziale di transistori bipolari, mostrata nella figura seguente, è perfettamente analogo a quello della corrispondente configurazione a MOSFET.



Figura 3.3.1

La tensione differenziale di ingresso V_d risulta pari a:

$$V_{d} = V_{BE1} - V_{BE2} = V_{T} \left(\ln \left(\frac{I_{C1}}{I_{S1}} \right) - \ln \left(\frac{I_{C2}}{I_{S2}} \right) \right) = V_{T} \ln \left(\frac{I_{C1}}{I_{C2}} \cdot \frac{I_{S2}}{I_{S1}} \right)$$
(3.3.1)

dove $V_T = kT/q$. Se i transistori sono uguali, $I_{S1} = I_{S2}$ e otteniamo:

$$V_d = V_T \ln\left(\frac{I_{C1}}{I_{C2}}\right) \implies I_{C2} = I_{C1} e^{-\frac{V_d}{V_T}}$$

Se si trascurano le correnti di base rispetto alle I_C si ha $I_{C1}+I_{C2}=I_0$ Da questa espressione si ricava facilmente:

$$I_{C1} = I_0 \frac{1}{1 + e^{-\frac{V_d}{V_T}}}; \quad I_{C2} = I_0 \frac{e^{-\frac{V_d}{V_T}}}{1 + e^{-\frac{V_d}{V_T}}};$$

La differenza tra le correnti di collettore risulta data da:

$$I_{C1} - I_{C2} = I_0 \frac{1 - e^{-\frac{V_d}{V_T}}}{1 + e^{-\frac{V_d}{V_T}}} = I_0 \frac{e^{-\frac{V_d}{2V_T}}}{e^{-\frac{V_d}{2V_T}}} \frac{e^{\frac{V_d}{2V_T}} - e^{-\frac{V_d}{2V_T}}}{e^{\frac{V_d}{2V_T}} + e^{-\frac{V_d}{2V_T}}} = I_0 \tanh\left(\frac{V_d}{2V_T}\right)$$

42

L'andamento delle correnti di collettore e della loro differenza in funzione della V_d è mostrato nelle figure seguenti:



Figura 3.3.2



Figura 3.3.3

Possiamo osservare che,

- dal punto di vista matematico le correnti non raggiungono mai gli asintoti 0 e I_0 . In pratica, come si può osservare, per $V_d = \pm 4V_T$ le correnti I_{C1} e I_{C2} hanno praticamente raggiunto i due asintoti a meno di uno scarto il più delle volte trascurabile.
- La dinamica differenziale di ingresso è fissata solo dal valore di V_T , non è possibile agire su di essa attraverso il dimensionamento dei transistori. Ciò è un'importante differenza rispetto al circuito a MOSFET.

3.4 Amplificatori differenziali a carichi resistivi.

Amplificatore a MOSFET.



Figura 3.4.1

Il circuito della figura precedente può essere utilizzato sia come amplificatore fully differential sia come amplificatore differenziale con uscita unipolare (single ended). I due casi verranno affrontati insieme. Come analisi verranno calcolate le amplificazioni relative al funzionamento per piccolo segnale e si procederà poi al calcolo della tensione di offset. La resistenza r_{0s} rappresenta la resistenza (differenziale) dello specchio di corrente che polarizza l'amplificatore.

IPOTESI DI PARTENZA: in tutte le analisi che seguiranno si considererà che:

$$R_{D1}, R_{D2} \ll r_{d1}, r_{d2} \tag{3.4.1}$$

Questo comporta che si possa trascurare l'effetto delle V_{DS} sulle correnti di drain di M1 e M2.

Amplificazioni.

Tenendo presente l'ipotesi (3.4.1) si può subito scrivere:

$$v_{u1} = -i_{d1}R_{D1};$$
 $v_{u2} = -i_{d2}R_{D2};$ $v_{ud} = v_{u1} - v_{u2} = i_{d2}R_{D2} - i_{d1}R_{D1}$

Per procedere all'analisi delle amplificazioni consideriamo che:

• Quando viene applicato un piccolo segnale di <u>modo differenziale</u>, il source si può considerare a massa alle variazioni. Questo a rigore è vero solo se il circuito è perfettamente simmetrico, ovvero M1=M2, $R_{D1}=R_{D2}=R_D$. In realtà se si può trascurare l'effetto delle v_{ds} sulla corrente di drain, ovvero se R_{D1} , $R_{D2} << r_{d1}$, r_{d2} , è solo sufficiente che siano uguali i due MOSFET, in quanto quello che accade sul drain non influenza la corrente di drain e quindi la tensione sul source. Quindi le variazioni delle correnti di

drain saranno date da: $i_{d1} = g_m \frac{v_d}{2}, \ i_{d2} = -g_m \frac{v_d}{2}$.

• Quando viene applicato un segnale di modo comune v_c con segnale di modo differenziale v_d nullo, le V_{GS} di M1 e M2 sono uguali ($V_{GS1}=V_{GS2}$). Quindi se M1=M2 le correnti I_{D1} e I_{D2} rimarranno uguali, a prescindere dal segnale v_c . Senza commettere un grande errore si può considerare che anche le variazioni delle V_{GS} siano nulle. Infatti, se le V_{GS} variassero molto entrambe le correnti I_{D1} e I_{D2} subirebbero grandi variazioni e, dovendo valere sempre $I_{D1}=I_{D2}$ (solo perché $v_d=0$, altrimenti ciò non è più vero), anche la loro somma avrebbe grandi variazioni. Ma ciò non è possibile, perché la somma $I_{D1}+I_{D2}$ è fissata da uno specchio di corrente caratterizzato da un'elevata resistenza di uscita. Quindi essendo trascurabili le variazioni delle VGS si ha:

$$v_s = v_c - v_{gs} \cong v_c \implies i_s = i_{d1} + i_{d2} \cong \frac{v_c}{r_{0s}}$$

Amplificazioni: Caso single ended.

1) Amplificazione di modo differenziale. $A_d = \frac{v_{u1}}{v_d}\Big|_{v_c=0} = -\frac{g_m}{2}R_{D1}$

2) Amplificazione di modo comune: indicando come più sopra con i_s la somma delle variazioni di I_{D1} e I_{D2} , dovendo queste due ultime rimanere uguali, si avrà: $i_{d1}=i_{d2}=i_s/2$. Pertanto:

$$A_{c} = \frac{v_{u1}}{v_{c}} \bigg|_{v_{d}=0} = -i_{d1}R_{D1}\frac{1}{v_{c}} = -\frac{i_{s}}{2}R_{D1}\frac{1}{v_{c}} = -\frac{R_{D1}}{2r_{0s}}$$

3) $CMRR = g_m r_{0s}$

Amplificazioni: Caso fully differential.

1) Amplificazione di modo differenziale: $A_{dd} = \frac{v_{ud}}{v_d}\Big|_{v_c=0} = -\frac{g_m}{2}(R_{D2} + R_{D1})$

se si considera in prima approssimazione $R_{D1}=R_{D2}$ allora $A_d = -g_m R_D$.

2) Amplificazione di modo comune. In questo caso, come indicato nell'introduzione sugli amplificatori differenziali, si considera come amplificazione di modo comune la A_{cd} , ovvero:

$$A_{cd} = \frac{v_{ud}}{v_c}\Big|_{v_d=0} = (i_{d2}R_{D2} - i_{d1}R_{D1})\frac{1}{v_c} = \left(\frac{i_s}{2}R_{D2} - \frac{i_s}{2}R_{D1}\right)\frac{1}{v_c} = \frac{R_{D2} - R_{D1}}{2r_{0s}}$$

Quindi l'amplificazione di modo comune è tanto più bassa quanto più piccolo è l'errore di matching sulle resistenze. In realtà nell'analisi precedente si sono considerati uguali i due

transistori M1 e M2. Se essi sono diversi si ha anche differenza tra i_{d1} e i_{d2} , ovvero $i_{d1}/i_{d2}=g_{m1}/g_{m2}$ quindi il quadro sarebbe ulteriormente peggiorato. Nel calcolo del CMRR considereremo comunque per semplicità M1=M2.

3)
$$CMRR = \frac{|A_{dd}|}{|A_{cd}|} = \frac{R_{D1} + R_{D2}}{R_{D2} - R_{D1}} \cdot g_m r_{0s}$$

Tensione di offset.

Per il calcolo della tensione di offset si prenderà in considerazione l'amplificatore fully differential. Infatti, come vedremo, in questo caso contribuiranno a generare la tensione di offset solo degli errori di matching. Si può dimostrare che nel caso single-ended la tensione di offset dipende soprattutto da errori sul valore nominale che, come è noto, sono molto più grandi di quelli di matching. Questo costituisce un ulteriore svantaggio di usare amplificatori a carichi resistivi quando serve un'uscita single-ended.

La tensione di offset V_{io} , è la tensione differenziale che occorre applicare per avere uscita V_{Ud} nulla, ovvero per avere:

$$I_{D1}R_{D1} = I_{D2}R_{D2} \tag{3.4.2}$$

Si ha quindi:

$$V_{io} = \left(V_{GS1} - V_{GS2}\right)_{I_{D1}R_{D1} = R_{D2}I_{D2}}$$

La tensione di offset si può considerare come l'errore di matching che si ha tra le V_{GS} di M1 e M2 nel momento in cui è realizzata la (3.4.2). Se scriviamo la V_{GS} come la somma di due grandezze G_1 e G_2 definite da:

$$V_{GS} = G_A + G_B$$
 con: $G_A = V_t$, $G_B = \sqrt{\frac{2I_D}{\beta}} = \sqrt{2} \cdot I_D^{\frac{1}{2}} \beta^{-\frac{1}{2}}$

si ha:

$$V_{io} = \Delta V_{GS} = \Delta G_A + \Delta G_B$$

A questo punto $\Delta G_A = \Delta V_t$, mentre:

$$\Delta G_{B} = G_{B} \frac{\Delta G_{B}}{G_{B}} = G_{B} \left(\frac{1}{2} \frac{\Delta I_{D}}{I_{D}} - \frac{1}{2} \frac{\Delta \beta}{\beta} \right) = \frac{1}{2} \sqrt{\frac{2I_{D}}{\beta}} \left(\frac{\Delta I_{D}}{I_{D}} - \frac{\Delta \beta}{\beta} \right)$$

Per ottenere questa espressione è stata utilizzata l'equazione (2.3.5). A questo punto possiamo ricavare $\Delta I_D/I_D$ in funzione dell'errore di matching sulle resistenze, sfruttando la (3.4.2), in quanto è proprio la differenza tra le due resistenze a far sì che le due correnti di drain debbano essere diverse. Se definiamo la variabile $Z=I_DR_D$, osserviamo che la (3.4.2) significa che, per $V_d=V_{io}$, Z deve avere un errore di matching $\Delta Z=0$. Ovvero:

$$0 = \Delta Z = Z \frac{\Delta Z}{Z} = R_D I_D \left(\frac{\Delta I_D}{I_D} + \frac{\Delta R_D}{R_D} \right) \implies \frac{\Delta I_D}{I_D} = -\frac{\Delta R_D}{R_D}$$

46

L'espressione della tensione di offset risulta quindi:

$$V_{io} = \Delta V_t + \frac{V_{GS} - V_t}{2} \left(-\frac{\Delta R_D}{R_D} - \frac{\Delta \beta}{\beta} \right)$$
(3.4.3)

Considerazioni sulla tensione di offset in amplificatori a MOSFET a carichi resistivi.

Nell'equazione (3.4.3) compare l'errore di matching relativo sulle R_D . Per considerare come questo dipenda dagli errori relativi sulle dimensioni dei resistori e sulla resistenza di strato si faccia riferimento al capitolo 2. Per esprimere l'errore (assoluto, generalmente espresso in mV) sulla tensione di soglia e sul β , i manuali di processi dedicati alla progettazione riportano delle formula empiriche che li esprimono in funzione delle dimensioni dei transistori. Per quanto riguarda l'errore sulle tensioni di soglia si ha di solito:

$$\Delta V_t = C_{V_t} \frac{1}{\sqrt{WL}} \tag{3.4.4}$$

dove C_{Vt} è una costante empirica fornita nel manuale. Per quanto riguarda il β , possiamo osservare che valendo esso, K_nW/L , dove $K_n = \mu_n C_{OX}$, si ha:

$$\frac{\Delta\beta}{\beta} = \frac{\Delta K_n}{K_n} + \frac{\Delta W}{W} - \frac{\Delta L}{L}$$
(3.4.5)

Spesso anche per l'errore sul β viene fornita nei manuali di processo una legge empirica simile a quella delle tensioni di soglia. Questa legge, che tiene conto complessivamente degli errori su K_n e sulle dimensioni L e W è la seguente:

$$\frac{\Delta\beta}{\beta} = C_{\beta} \frac{1}{\sqrt{WL}}$$
(3.4.6)

dove C_{β} è una costante determinata empiricamente.

Le leggi (3.4.4) e (3.4.6) sono in genere valide per transistori notevolmente più grandi del transistore a geometria minima. Il manuale fissa solitamente un valore minimo di *L* sotto il quale le formule del matching non sono più applicabili e gli errori di matching divergono. Questo limite inferiore su *L*, solitamente tre-quattro volte la lunghezza minima di canale permessa dal processo, è dovuto agli effetti di canale corto che peggiorano la riproducibilità delle caratteristiche elettriche (specialmente della tensione di soglia). Attualmente, per esigenze di velocità di risposta più che di ingombro, vi è anche in campo analogico la tendenza a progettare circuiti che utilizzano MOSFET con lunghezze di canale prossime a quelle minime. Per tale ragione molti manuali di processo riportano anche espressioni empiriche degli errori di matching valide per dimensioni fino a quelle minime.

Per ridurre la tensione di offset devono essere rispettate le indicazioni fornite nel paragrafo 2.3. L'espressione (3.4.3) unitamente alle equazioni (3.4.4) e (3.4.6) conferma la necessità di utilizzare transistori di grandi dimensioni. La (3.4.3), suggerisce inoltre che, per minimizzare la componente proporzionale a V_{GS} - V_t , conviene dimensionare il circuito sceglinedo il punto di lavoro in modo che tale quantità sia minima (senza scendere sotto i soliti 100 mV per i soliti problemi di debole inversione).

Amplificatore differenziale a BJT a carichi resistivi.



Figura 3.4.2

Per quanto riguarda le amplificazioni valgono esattamente le considerazioni e le formule presentate per l'amplificatore a carichi resistivi a MOSFET, qualora si sostituiscano le R_C in tutte le espressioni in cui compaiono le R_D e si tenga conto che il g_m dei BJT ha una dipendenza diversa dalla corrente di polarizzazione rispetto al g_m dei MOSFET.

Un vantaggio di questo tipo di amplificatore rispetto al corrispondente a MOSFET è dato dal fatto che il guadagno dipende linearmente dalla I_0 (perché così fa il g_m) e quindi l'amplificatore si presta ad essere usato come elemento base di moltiplicatori analogici.

Tensione di offset.

Ripetendo le considerazioni fatte per l'amplificatore a MOSFET, si arriva all'espressione:

$$V_{io} = \left(V_{BE1} - V_{BE2}\right)_{I_{C1}R_{C1} = I_{C2}R_{C2}}$$

Quindi la tensione di offset è esprimibile come un errore di matching delle V_{BE} dei due transistor, nella condizione indicata di $I_{CI}R_{CI}=I_{C2}R_{C2}$. Abbiamo quindi:

$$V_{io} = \Delta \left(V_T \ln \left(\frac{I_C}{I_s} \right) \right)$$

Trascurando le differenze di temperatura tra i due transistori si ottiene, applicando le espressioni riportate nel capitolo 2:

$$V_{io} = V_T \left(\frac{\Delta I_C}{I_C} - \frac{\Delta I_S}{I_S} \right)$$

Infine, considerando che come per l'amplificatore a MOSFET $\Delta I_C/I_C = -\Delta R_C/R_C$, si ottiene:

$$V_{io} = V_T \left(-\frac{\Delta R_C}{R_C} - \frac{\Delta I_S}{I_S} \right)$$
(3.4.7)

Per quanto riguarda il contributo dovuto all'errore di matching sulla R_C , vale quanto visto per l'amplificatore a MOSFET. Riguardo all'errore sulla corrente di saturazione, essendo essa esprimibile come $I_S=J_SA_E$, dove J_S dipende solo dai parametri fisici del processo, mentre A_E è l'area di emettitore, si ha:

$$\frac{\Delta I_s}{I_s} = \frac{\Delta A_E}{A_E} + \frac{\Delta J_s}{J_s}$$

Nel manuale di processo viene in genere fornita un'indicazione chiamata ΔV_{BE} (o, talvolta $\sigma_{V_{BE}}$). Questa è la deviazione standard della differenza di V_{BE} di due BJT identici e polarizzati con la stessa corrente. La ΔV_{BE} è data dalla (3.4.7) per $\Delta R_C/R_C=0$. Quindi consente di trovare subito la $\Delta I_S/I_S$ in quanto:

$$\frac{\Delta I_s}{I_s} = \frac{\Delta V_{BE}}{V_T}$$

La ΔV_{BE} viene data per transistori che superino una certa dimensione (per esempio abbiano *area*>10), per i quali il termine di errore geometrico (ovvero relativo ad A_E) nella I_S sia trascurabile rispetto al termine di errore su J_S .

Deriva della tensione di offset.

Derivando la (3.4.7) rispetto alla temperatura e considerando che gli errori relativi $\Delta I_S/I_S$ e $\Delta R_C/R_C$, non dipendono dalla temperatura (poiché sono rapporti in cui il denominatore e il numeratore variano ugualmente con la temperatura) si ottiene:

$$\frac{dV_{io}}{dT} = \frac{k}{q} \left(-\frac{\Delta R_C}{R_C} - \frac{\Delta I_S}{I_S} \right) = \frac{1}{T} \frac{kT}{q} \left(-\frac{\Delta R_C}{R_C} - \frac{\Delta I_S}{I_S} \right) = \frac{V_{io}}{T}$$

L'equazione precedente indica che se è nota la tensione di offset è nota anche la deriva termica della stessa. In particolare, se un amplificatore non presenta offset, esso, almeno in prima approssimazione non presenta deriva. In pratica l'offset può essere annullato aggiustando opportunamente i resistori R_{CI} e R_{C2} , per esempio mediante "laser trimming", ovvero introducendo nella (3.4.7) un termine $\Delta R_C/R_C = -\Delta I_S/I_S$. L'amplificatore a carichi resistivi presenta il vantaggio che se si annulla l'offset anche la deriva risulta annullata. Per questo motivo l'amplificatore fully differential a carichi resistivi e transistori bipolari è usato come primo stadio in amplificatori operazioni a bassissimo offset (per esempio l'amplificatore OP07 della Analog Devices). L'aggiustamento delle resistenze mediante inserimento di resistenze variabili esterne non è altrettanto efficace in quanto queste ultime presenterebbero un coefficiente di temperatura diverso da quello delle resistenze integrate e, inoltre, anche una temperatura diversa da quella del chip e pertanto $\Delta R_C/R_C$ non sarebbe più indipendente dalla temperatura.

Correnti di polarizzazione e corrente di offset.

A differenza dello schema a MOSFET, l'amplificatore a BJT necessita di correnti di polarizzazione I_{B1} e I_{B2} che devono essere fornite dalle sorgenti connesse in ingresso. Ciò comporta che se i generatori V_1 e V_2 non sono ideali come si è supposto finora ma hanno resistenze interne rispettivamente R_1 e R_2 , la tensione differenziale V_d che entra effettivamente in ingresso all'amplificatore non è pari a $V_1 - V_2$, come si vorrebbe, ma vale:

$$V_{d} = V_{1} - V_{2} + (I_{B2}R_{2} - I_{B1}R_{1})$$

Di solito $R_2 \neq R_I$, pertanto anche se fosse $I_{B1}=I_{B2}$ l'errore non sarebbe nullo. Nella maggioranza dei casi occorre cercare di tenere basso il valore delle I_B , che nello schema di Figura 3.4.2 è dato da:

$$I_B = \frac{I_C}{\beta}$$

I metodi per ottenere ciò sono i seguenti:

- Ridurre la *I_C* compatibilmente con la banda e la velocità di risposta.
- Usare configurazioni di Darlington con facendo però attenzione che dei due transistori della coppia, quello di ingresso viene ad avere una piccola *I_C* di riposo e quindi il suo β può diventare tanto basso da vanificare i vantaggi.
- Usare transistori "superbeta" per Q1 e Q1, se presenti nella tecnologia adottata.
- Adottare tecniche di cancellazione delle correnti di base.

In alcuni casi si riesce a garantire che $R_1=R_2$. Allora l'errore introdotto dalle correnti di polarizzazione è proporzionale al termine I_{B1} - $I_{B2}=I_{io}$ =corrente di offset. La I_{io} risulta pari a:

$$I_{io} = \left(\frac{I_{C1}}{\beta_1} - \frac{I_{C2}}{\beta_2}\right)_{V_u = 0}$$

Al solito si può notare come la corrente di offset sia data dall'errore di matching di una quantità $G = I_C / \beta$. Si ha pertanto:

$$I_{io} = \Delta G = G \frac{\Delta G}{G} = G \left(\frac{\Delta I_C}{I_C} - \frac{\Delta \beta}{\beta} \right) = \frac{I_C}{\beta} \left(\frac{\Delta I_C}{I_C} - \frac{\Delta \beta}{\beta} \right) = I_B \left(\frac{\Delta I_C}{I_C} - \frac{\Delta \beta}{\beta} \right)$$

Ricordando che per tensione di uscita nulla $\Delta I_C/I_C = -\Delta R_C/R_C$, si arriva all'espressione finale:

$$I_{io} = I_B \left(\frac{\Delta R_C}{R_C} - \frac{\Delta \beta}{\beta} \right)$$

3.5 Considerazioni generali sugli amplificatori a carichi resistivi.

Gli amplificatori a carichi resistivi trovano poche applicazioni in campo integrato. Questo è particolarmente vero per l'amplificatore con uscita single-ended, in quanto il suo CMRR è troppo ridotto e troppo dipendente dalla resistenza di uscita dello specchio di polarizzazione. In ogni caso le amplificazioni raggiungibili sono piccole in quanto le resistenze di carico non possono essere fatte troppo grandi, a causa della caduta di tensione statica ai loro capi. Infatti, se facciamo riferimento all'amplificazione del fully differential (ma lo stesso vale per il single ended, a parte un fattore 1/2):

$$A_{dd} = g_m R_D = g_m \frac{V_{RD}}{I_D}$$

dove con V_{RD} si è indicata la caduta di tensione sulle R_D (supposte uguali, in assenza di errori di matching). Facendo riferimento all'espressione di $g_m/I_D = 1/V_{TE}$:

$$A_{dd} = \frac{V_{RD}}{V_{TE}}$$

Ora, siccome per ovvi motivi V_{RD} non può essere più grande di V_{DD} - V_{SS} , ed anzi, per avere una dinamica di uscita accettabile possiamo considerare che V_{RD} sia dell'ordine di $\alpha(V_{DD}$ - $V_{SS})$, con α <1, il guadagno massimo risulta essere dell'ordine di:

$$\max(A_{dd}) \cong \frac{\alpha(V_{DD} - V_{SS})}{V_{TE}}$$

Come riferimento, si può considerare α =1/2, corrispondente alla massima dinamica per il segnale. Il caso migliore per il guadagno si ha per il minimo valore di V_{TE} . In forte inversione $V_{TE}=(V_{GS}-V_t)/2$. Al limite della zona di forte inversione, fissata a $(V_{GS}-V_t)=100$ mV, V_{TE} assume il valore minimo di 50 mV. In debole inversione si può avere un ulteriore miglioramento, arrivando a $V_{TE}=mV_T$, com $V_T=k_BT/q$ e *m* circa 1.2-1.5. V_{TE} diventa quindi dell'ordine di 35 mV.

Se consideriamo V_{TE} =50 mV (forte inversione), α =1/2 e V_{DD}-V_{SS}=3.0 V (alimentazione compatibile una pila al litio o due pile alcaline), si ha un guadagno di 30. Questo guadagno è eccessivamente basso per una vasta gamma di applicazioni. Se riduciamo l'alimentazione a 1.5 V (singola pila alcalina), ci ritroviamo ad un modesto guadagno di 15. Un miglioramento fino al 40 % si può ottenere spingendoci in debole inversione, ma questo non basta a rivalutare l'amplificatore a carichi resistivi quando sono richiesti grandi guadagni.

Ripetendo gli stessi ragionamenti per un amplificatore differenziale a transistori bipolari, si ottiene il risultato:

$$\max(A_{dd}) = \frac{\alpha(V_{CC} - V_{EE})}{V_T}$$

Anche qui i guadagni che si possono ottenere, specie con tensioni di alimentazioni basse non sono molto elevati.Tuttavia, essendo V_T dell'ordine di 25 mV si ha un vantaggio di un fattore 2 rispetto al MOSFET in forte inversione e mediamente del 30 % rispetto al MOSFET in

debole inversione. Dal punto di vista dell'uso come amplificatore differenziale integrato (solo nella versione fully differential) vi è un ulteriore vantaggio dovuto alla possibilità di eliminare la deriva della tensione di offset semplicemente azzerando la tensione di offset stessa mediante un'operazione di trimming sulle resistenze di carico (si veda il paragrafo relativo). Per questo motivo, l'amplificatore differenziale a BJT con carichi resistivi è utilizzato come primo stadio differenziale in amplificatori operazionali a basso offset come l'OP07 o il più moderno LT1112. Dato il ridotto guadagno degli amplificatori a carichi resistivi, in questi opamp lo stadio di ingresso è seguito da due stadi di guadagno (op-amp a tre stadi).

Capitolo 4. Amplificatori differenziali: circuiti

4.1 Amplificatore differenziale semplice a MOSFET con uscita single-ended

Lo schema del tipo più semplice di amplificatore differenziale CMOS a carichi attivi e singola uscita è mostrato nella figura seguente:



Figura 4.1.1

Punto di riposo. Il punto di riposo si ottiene con $V_1=V_2 = 0$ (ovvero anche $V_d=V_c=0$). Si dimostra semplicemente che se $V_d=0$ (quindi anche con $V_c\neq 0$) $I_{D1}=I_{D2}$. Infatti $V_d=V_{GS1}-V_{GS2}$ =0 significa che $V_{GS1}=V_{GS2}$. Se fosse per assurdo $I_{D1} > I_{D2}$, allora dovrebbe essere $V_{DS1} > V_{DS2}$, ma anche $|V_{DS3}| > |V_{DS4}|$. Poiché risulta:

$$V_{DS1} + |V_{DS3}| = V_{DS2} + |V_{DS4}|$$

questa equazione non potrebbe essere verificata (entrambi gli addendi a primo membro sarebbero più grandi dei corrispondenti a secondo membro) e pertanto l'ipotesi è falsa. Ripetendo il ragionamento si conclude che è anche impossibile che sia $I_{D2}>I_{D1}$ e pertanto deve essere $I_{D1}=I_{D2}=I_0/2$. Per avere questa eguaglianza deve anche essere: $V_{DS1}=V_{DS2}$ e $V_{DS3}=V_{DS4}$. Si deduce immediatamente che la tensione a riposo (o in presenza di solo modo comune) sul nodo di uscita è uguale alla tensione nel nodo K. Si verifica immediatamente quindi che:

$$V_U = V_K = V_{DD} - V_{GS3}$$

Dato che i transistori M1 e M2 sono identici e hanno stesso punto di riposo (e così pure M3 e M4) definiremo:

$$g_{mn} = g_{m1} = g_{m2}; g_{mp} = g_{m3} = g_{m4}; r_{dn} = r_{d1} = r_{d2}; r_{dp} = r_{d3} = r_{d4}$$

Principio di funzionamento. Questo circuito può essere rappresentato ricorrendo all'equivalente di Norton (valido per le variazioni) mostrato nella Figura 4.1.2(a).



Figura 4.1.2

Occorre quindi determinare la dipendenza della corrente di cortocircuito dalle tensioni di ingresso (di modo comune e modo differenziale) e la resistenza di uscita. Si noti che il circuito di Figura 4.1.2(a) rappresenta le variazioni della tensione di uscita rispetto al punto di riposo. Per calcolare la corrente di corto circuito si può impiegare lo schema di Figura 4.1.2(b) dove il corto circuito alle variazioni viene realizzato fisicamente connettendo all'uscita un generatore di tensione ideale di tensione pari alla tensione assunta a riposo $V_U(0)$ dall'uscita (ovvero per $V_{id} = V_{ic} = 0$). Questo procedimento può essere usato vantaggiosamente nelle simulazioni. Osserviamo che:

$$I_{UCC} = I_{D4} - I_{D2} \tag{4.1.1}$$

dove I_{D4} e I_{D2} si intendono riferite ai versi indicati in Figura 4.1.2(b). Se si ipotizza che lo specchio M3-M4 è perfetto, ovvero che $I_{D3}=I_{D4}$, allora siccome è anche ovviamente $I_{D1}=I_{D3}$ si ha che l'equazione (4.1.1) diventa:

$$I_{UCC} = I_{D1} - I_{D2} \tag{4.1.2}$$

<u>Come principio generale di funzionamento</u> si può osservare <u>in prima approssimazione</u> che tensioni di modo differenziale producono variazioni delle I_D di segno opposto che quindi si sommano come intensità nella I_{UCC} mentre tensioni di modo comune provocano variazioni

uguali e concordi che dunque tendono ad elidersi a vicenda nella I_{UCC} .

Calcolo della resistenza di uscita. La resistenza di uscita si può calcolare inserendo (nel circuito alle variazioni) un generatore di prova V_P sull'uscita, con ingressi nulli, e valutando la corrente I_P fornita dal generatore V_P . In sostanza significa aggiungere un generatore in serie al generatore $V_U(0)$ della Figura 4.1.2 e calcolare la corrente erogata. Si ricorda che con il solo $V_U(0)$ la corrente erogata da quest'ultimo a riposo (ovvero proprio con i due ingressi nulli) sarebbe nulla. La configurazione considerata è quindi quella della Figura 4.1.3.



Figura 4.1.3

Per calcolare la I_P conviene per semplicità passare al circuito alle variazioni (mantenendo però i simboli dei transistori per poter meglio riconoscere configurazioni circuitali di cui si conoscono già le proprietà). Inoltre si può sdoppiare il generatore V_P in due generatori di uguale tensione, $V_{P1}=V_{P2}=V_P$, e dividere il nodo di uscita in due nodi di cui uno è connesso solo a V_{P1} , l'altro a V_{P2} . Si arriva quindi alla configurazione mostrata in Figura 4.1.4(a).



Figura 4.1.4

La corrente I_P cercata sarà la somma delle correnti I_{P1} e I_{P2} . Per calcolare I_{P1} e I_{P2} si può usare la sovrapposizione degli effetti e far agire V_{P1} e V_{P2} alternativamente. Si ha la situazione:

agisce
$$V_{P1} \Rightarrow I_{P1} = I_{P1}^{(1)}; \quad I_{P2} = I_{P2}^{(1)}$$

agisce $V_{P2} \Rightarrow I_{P1} = I_{P1}^{(2)}; \quad I_{P2} = I_{P2}^{(2)}$

La corrente totale I_P sarà quindi data da:

$$I_{p} = I_{p_{1}}^{(1)} + I_{p_{2}}^{(1)} + I_{p_{1}}^{(2)} + I_{p_{2}}^{(2)}$$

$$(4.1.3)$$

Calcoliamo quindi tutte le componenti:

agisce V_{P2}: $V_{P2}=V_P$, $V_{P1}=0$; $I_{P1}^{(2)}$ è nulla perché V_{P2} entra sull'uscita dello specchio M3-M4 e quindi non ha una strada per arrivare sul generatore V_{P1} . $I_{P2}^{(2)}$ è invece pari a: V_p / r_{d4} .

agisce V_{P1}: $V_{P1}=V_P$, $V_{P2}=0$; La corrente $I_{P1}^{(1)}$ è data da: V_P / R_{VP1} , dove R_{VP1} è la resistenza vista dal generatore V_{P1} . Si osservi che entriamo sul drain di M2 il cui gate è a massa e il cui source vede una resistenza circa pari a $1/g_{m1}$ poichè dal source di M2 entriamo nel source di M1 (che ha il gate a massa e il drain quasi a massa, visto che dal drain di M1 andiamo verso massa con M3 connesso a diodo). La resistenza del generatore di corrente costituito da M5 si considera molto più grande di $1/g_{m1}$ e quindi si trascura nel parallelo. Pertanto:

$$R_{VP1} \cong r_{d2} \left(1 + g_{m2} \cdot \frac{1}{g_{m1}} \right)$$

Dato che $g_{m1}=g_{m2}$ si ha che $R_{VP1}=2r_{d2}$. Per valutare $I_{P2}^{(1)}$ si consideri il percorso compiuto dalla $I_{P1}^{(1)}$ dopo che essa è entrata nel drain di M2. Facendo riferimento alla Figura 4.1.4(b) si vede che $I_{P1}^{(1)}$ entra quasi completamente nel source di M1 verso il quale vede la minima resistenza, viene riflessa nello specchio M3-M4 (supponendo che esso specchi in modo unitario) e giunge sul generatore V_{P2} . Pertanto $I_{P2}^{(1)} \cong I_{P1}^{(1)} = V_p / 2r_{d2}$. Sommando i contributi si trova:

$$I_{P} \cong V_{P}\left(\frac{1}{r_{d4}} + 2\frac{1}{2r_{d2}}\right) = V_{P}\left(\frac{1}{r_{d4}} + \frac{1}{r_{d2}}\right) \implies R_{out} = r_{d4} \|r_{d2} = r_{dp} \|r_{dn}$$
(4.1.4)

Sostituendo le espressioni delle r_d in termini di parametro λ e di I_D (uguale per M1, M2, M3, M4) si ottiene:

$$R_{out} = \frac{1}{I_D} \cdot \frac{1}{\lambda_p + \lambda_n}$$

Amplificazione di modo differenziale. Considerando l'effetto della sola tensione di modo differenziale, (si veda lo studio dell'amplificatore differenziale a carichi resistivi) risulta:

$$I_{D1} - I_{D2} = I_0 \frac{V_d}{V_{MAX}} \sqrt{2 - \frac{V_d^2}{V_{MAX}^2}}$$
se $V_d << V_{dMAX}$: $I_{D1} - I_{D2} = g_{mn} V_d$
(4.1.5)

dove g_{mn} indica il g_m dei transistori della coppia differenziale di ingresso M1e M2. Il guadagno di modo differenziale risulta quindi:

$$A_d = g_{mn} R_{out} = \frac{g_{mn}}{I_D} \cdot \frac{1}{\lambda_p + \lambda_n}$$
(4.1.6)

Sostituendo al rapporto g_{mn}/I_D l'espressione $1/V_{TE}$ (si veda il documento sui modelli dei dispositivi), si giunge all'espressione del guadagno:

$$A_{d} = \frac{1}{V_{TE}} \frac{1}{\left(\lambda_{n} + \lambda_{p}\right)}$$

Al solito, essendo V_{TE} una funzioone monotona crescente di V_{GS} - V_t , i guadagni maggiori si ottengono a basse V_{GS} - V_t . Scendendo con V_{GS} - V_t sotto i 100 mV si lascia la forte inversione e la V_{TE} tende asintoticamente a m V_T , che è dell'ordine di 35 mV. Ulteriori riduzioni di V_{GS} - V_T non producono un aumento del guadagno. Si potrebbe pensare allora di agire sulle lunghezze di canale, aumentandole in modo da ridurre i λ . Come vedremo ciò va a detrimento della risposta in frequenza, ovvero del prodotto guadagno-banda.

Per avere un'idea dell'entità di questa amplificazione si può far riferimento al caso in cui tutte le r_d e i g_m dell'amplificatore sono uguali. In tale caso l'amplificazione risulta:

$$A_{d} = \frac{1}{2} g_{m} r_{d}$$
 (4.1.7)

I valori di amplificazione ottenibili sono quindi dell'ordine di $g_m r_d$, ovvero, a meno di nor ricorrere a transistori con lunghezze elevate, si possono normalmente ottenere guadagni dell'ordine del centinaio.

Amplificazione di modo comune. Per quanto visto nello studio del punto di riposo, applicando una tensione di modo comune V_c le correnti I_{D1} e I_{D2} rimangono uguali, pertanto le loro variazioni ΔI_{D1} e ΔI_{D2} sono identiche. Se lo specchio fosse ideale ($\Delta I_{D4}=\Delta I_{D1}, \Delta V_{DS3}=0$) allora si avrebbe una cancellazione perfetta e pertanto $I_{UCC}=0$ ovvero una $V_U=R_{out}I_{UCC}=0$ e quindi una $A_C=0$. In realtà lo specchio non è ideale: la tensione di ingresso allo specchio (V_{DS3}) varia al variare della I_{D1} mentre la tensione di uscita è stabilizzata dal corto circuito imposto per calcolare la I_{UCC} . Inoltre anche la V_{D2} è bloccata mentre la V_{D1} varia, pertanto con l'uscita in corto circuito possiamo aspettarci che neanche la relazione $\Delta I_{D2}=\Delta I_{D1}$ sia rigorosamente vera. Pertanto la cancellazione è imperfetta e si ha $V_C \neq 0$. Per calcolare l'amplificazione di modo comune si procede quindi rimuovendo il corto circuito in uscita e considerando che, come visto precedentemente, per Vd=0, $V_U=V_K$. Nota la variazione ΔI_{D1} (che sarà in queste condizioni, ovvero senza corto circuito, uguale a ΔI_{D2}) si ottiene la V_U come:

$$V_U|_{Vd=0} = V_K \cong \Delta I_{D1} \cdot \frac{1}{g_{m3}}$$
(4.1.8)

Questo perché dal nodo V_K si vede una resistenza verso massa che è sostanzialmente pari a quella di M3 connesso a diodo ($\cong 1/g_{m3}$).

Per calcolare le variazioni delle correnti I_{D1} e I_{D2} possiamo fare riferimento a quanto visto nel capitolo per l'amplificatore a carichi resistivi. Si era trovato che, in prima approssimazione le variazioni della V_s (tensione di source di M1 e M2) erano uguali alla tensione di modo comune, e quindi le variazioni delle I_D erano pari a $V_{c/2}r_{0s}$., dove r_{0s} è la resistenza di uscita dello specchio che fornisce la I_0 .

$$A_{c} = \frac{V_{U}}{V_{c}} \bigg|_{V_{d}=0} \cong -\frac{1}{2g_{mp}r_{0s}}$$
(4.1.9)

Il CMRR risulta quindi:

$$CMRR = \left|\frac{A_d}{A_c}\right| = 2g_{mn} \left(r_{dp} \|r_{dn}\right) g_{mp} r_{0s}$$

L'ordine di grandezza del CMRR è quello di $(g_m r_d)^2$, quindi dell'ordine di 10⁴ (80 dB). **Cenni alla risposta in frequenza**. <u>Il limite superiore di banda</u> di A_d , con ingressi prodotti da generatori ideali di tensione, può essere approssimato considerando che, quando i generatori di ingresso sono ideali, ovvero a resistenza interna nulla, l'unico nodo ad alta impedenza è l'uscita. Se C_o è la capacità tra uscita e massa (dovuta alla capacità di carico e alle capacità drain-body dei transistori M2 e M4) il limite superiore di banda f_H risulta:

$$f_H = \frac{1}{2\pi C_o R_{out}}$$

Il prodotto guadagno banda (PGB) risulta:

$$PGB = A_d f_H = g_{mn} R_{out} \frac{1}{2\pi C_o R_{out}} = \frac{g_{mn}}{2\pi C_o}$$
(4.1.10)

Per avere un'idea sugli effetti del dimensionamento del circuito sul PGB conviene esprimere il g_{nnn} in funzione di V_{GS} - V_t e considerare che la capacità C_o è, in prima approssimazione, data dalla seguente espressione:

$$C_o = C_L + k_C W$$

dove W è la larghezza di canale di M1 e M2, k_C è una costante di proporzionalità (dipendente da L e dalle regole di layout per i contatti) e C_L è la capacità di carico. Si consideri che con M2 e M4 in saturazione la C_{GD} è trascurabile rispetto alle capacità drain-body e che queste ultime sono proporzionali a W. Inoltre le W di M2 e M4 sono correlate, ovvero se si aumenta W_2 si aumenta di solito proporzionalmente la W_4 e viceversa. Si ottiene:

$$PGB = \frac{\mu_{n}C_{ox}\frac{W}{L}(V_{GS} - V_{t})}{2\pi(C_{L} + k_{C}W)} = \frac{\mu_{n}C_{ox}\frac{1}{L}(V_{GS} - V_{t})}{2\pi\left(\frac{C_{L}}{W} + k_{C}\right)}$$

Osserviamo che inizialmente aumentare W "paga", in quanto si riduce al denominatore il termine C_L/W . Quando questo valore diventa trascurabile rispetto a k_c , aumentare W significa solo aumentare gli ingombri senza benefici. Vediamo invece che ridurre L e aumentare $V_{GS}-V_t$ aumenta il PGB ma, per quanto visto precedentemente, peggiora l'amplificazione in continua (A_d). Occorre quindi ricercare una soluzione di compromesso tra guadagno in continua e PGB.

Se, come accade in pratica, i generatori di segnali non sono ideali ma hanno una resistenza interna R_I , vi è anche un <u>polo di ingresso</u> dovuto alla capacità di ingresso dello stadio. Particolarmente importante può essere la capacità sull'ingresso 2 (generatore V_2) in quanto il condensatore C_{GD2} risulta collegato tra ingresso e uscita e quindi viene riportato ingresso

moltiplicato per il fattore $(1+A_d)$ a causa <u>dell'effetto Miller</u>. Questo effetto è rilevante solo sull'ingresso 2 (V_{D1} è connesso a massa tramite M₃ connesso a diodo, ovvero tramite una bassa resistenza differenziale e quindi l'amplificazione tra $V_1 e V_{D1}$ è piccola). Ciò è causa di sbilanciamento e non consente l'uso di questo amplificatore in circuiti in cui è necessario un bilanciamento tra i due ingressi anche a frequenze elevate.

Comportamento con ampi segnali. Il circuito equivalente di Figura 4.1.2(a) può essere utilizzato anche per segnali ampi purché si consideri che R_{out} non è costante ma varia in funzione della V_u e pure il legame tra I_{UCC} e la tensione V_d non è lineare ma dato dall'equazione (4.1.5). Si può calcolare la caratteristica per punti, considerando che una variazione della V_U si può calcolare come segue:

$$\Delta V_{U} = \Delta V_{d} \cdot g_{m}(V_{d}) \cdot R_{out}(V_{U})$$

dove è stato esplicitato che la resistenza di uscita è una funzione della V_U mentre il g_m equivalente (pendenza della curva corrispondente all'equazione (4.1.5)) è una funzione di V_d . Il circuito di Figura 4.1.2(a) rappresenta ovviamente le variazioni alle quali va aggiunta la $V_U(0)$. La curva tensione di uscita in funzione della tensione V_d è riportata in Figura 4.1.5.



Figura 4.1.5

Si noti che la pendenza della curva è pari all'amplificazione per piccoli segnali. La curva rimane lineare nell'intervallo $V_{L2} < V_U < V_H$ nel quale entrambi i MOS M2 e M4 sono in saturazione. Per $V_U > V_H$ M4 va in zona triodo e la sua r_d (ovvero la r_{dp}) si abbassa, riducendo l'amplificazione (Eq. (4.1.4) e (4.1.6)) e quindi, progressivamente, la pendenza. Lo stesso accade per $V_U < V_{L2}$, ma qui è M2 ad andare in zona triodo e quindi la R_{out} si riduce a causa di r_{dn} . Imponendo la condizione di saturazione per M4 e poi per M2 si ottengono le relazioni:

$$V_{H} = V_{DD} - \left(V_{GS4} | - |V_{tp}| \right)$$

$$V_{L2} = V_{2} - V_{tn} = V_{c} - \frac{V_{d}}{2} - V_{tn} \cong V_{c} - V_{tn}$$
(4.1.11)

L'espressione finale di V_{L2} è stata ottenuta considerando che la V_d non può eccedere la dinamica di ingresso $V_{d \max} = \sqrt{2I_0 / \beta_n}$ e quindi a trascurare $V_d / 2$ si compie al più un errore di alcune decine di mV. All'interno dell'intervallo $V_{dL} < V_d < V_{dH}$ (ovvero per $V_{L2} < V_U < V_H$) la resistenza di uscita rimane approssimativamente costante. Inoltre, siccome generalmente l'intervallo $[V_{dL}, V_{dH}]$ è solo un piccolo sottoinsieme dell'intervallo $[-V_{dmax}, V_{dmax}]$, la relazione tra I_{UCC} e V_d rimane lineare in $[V_{dL}, V_{dH}]$. Per questi motivi il tratto di curva tra V_{dL} e V_{dH} è sostanzialmente lineare. Aumentando la V_d oltre V_{dH} si ottiene che, superata la V_{dmax} , M2 è completamente spento e M1, M3 conducono tutta la Io. Anche M4 è in conduzione, $(V_{gs4} < V_{tp})$ ma dovendo risultare e $I_{ds4}=I_{ds2}=0$ dovrà anche essere $V_{ds4}=0$. Per cui per $V_d > V_{dmax}$ si ha $V_U = V_{dd}$. La situazione per $V_U < V_{L2}$ è più complessa, in quanto M2 entra in zona triodo e l'analisi della coppia differenziale che ha portato all'equazione (4.1.5) non è più valida. In prima istanza la tensione tende ad arrivare ad un limite inferiore indicato in figura con V_{Ll} , corrispondente all'annullamento della V_{DS2} .(andamento a tratteggio in Figura 4.1.5). Pertanto $V_{L1}=V_c-V_{GS}$. Riducendo ulteriormente la Vd si può osservare un graduale aumento della tensione di uscita. In ogni caso l'amplificatore funziona correttamente (amplificazione elevata) solo per $V_{dL} < V_d < V_{dH}$.

Dinamica di uscita. Si ricava dall'analisi precedente ed è data da:

$$V_{c} - V_{tn} < V_{U} < V_{DD} - \left(|V_{GS3}| - |V_{tp}| \right)$$

Osserviamo che la tensione di uscita può arrivare, in condizioni di funzionamento normali, quasi alla V_{DD} ma è limitata in basso dalla tensione di modo comune. Questo limita fortemente l'applicazione di questo schema qualora siano richieste ampie dinamiche di uscita. **Dinamica di modo comune (di ingresso)**. Si supponga che sia applicata solo una tensione di modo comune V_c e pertanto si ha $V_{GSI}=V_{GS2}=V_{GS}$.<u>Il limite inferiore</u> deriva dal fatto che diminuendo V_c , diminuisce praticamente della stessa entità la tensione di source di M1 e M2 e quindi la tensione di uscita dello specchio di corrente che fornisce la I_0 . Se indichiamo con V_{MIN} la tensione minima tra i terminali di uscita dello specchio affinché quest'ultimo funzioni correttamente si ha:

$$V_c - V_{GS} - V_{SS} > V_{MIN} \quad \Rightarrow \quad V_c > V_{SS} + V_{GS} + V_{MIN} \tag{4.1.12}$$

Il modo comune di ingresso non può quindi estendersi fino alla V_{SS} ma deve essere superiore a questa di una V_{GS} (quindi di una tensione dell'ordine del volt) sommata alla V_{MIN} . Nel caso dell'amplificatore di Figura 4.1.1 viene utilizzato uno specchio semplice e quindi la V_{MIN} è pari a V_{GS5} - V_T , ovvero al più qualche centinaio di mV. L'utilizzo di specchi più complessi come lo specchio cascode avrebbe benefici sul CMRR (r_{os} più elevata, si veda l'Eq. (4.1.9)) ma peggiorerebbe il limite inferiore del modo comune. Se si scende sotto il livello minimo indicato dalla (4.1.12) si riduce la I_0 fornita dallo specchio la quale si annulla totalmente (e quindi l'amplificatore cessa totalmente di funzionare) quando sullo specchio si ha una differenza di potenziale nulla, ovvero quando $V_C=V_{SS}+V_{GS}$. (con V_{GS} che vale V_{In} a causa dell'annullamento delle I_D). Per quanto riguarda il limite superiore si noti che essendo $I_{D1}=I_{D2}=I_0/2$ circa costante, il drain di M1 è vincolato al potenziale: $V_{D1}=V_{DD}-|V_{GS3}|$ mentre suo gate è pari proprio a V_c . Pertanto si arriverà ad un valore massimo di V_c , oltre il quale M1 va in zona triodo e l'amplificatore non funziona più correttamente, riducendosi il guadagno progressivamente a zero per la riduzione di g_{m1} . Il massimo valore di V_c sarà quindi dato da:

$$V_{D1} > V_{G1} - V_{tn} \implies V_{DD} - |V_{GS3}| > V_c - V_{tn} \implies V_c < V_{DD} - (|V_{GS3}| - V_{tn})$$
(4.1.13)

Si noti che il limite superiore è molto meno stringente in quanto V_c si può avvicinare alla V_{DD} a meno del termine $|V_{GS3}| - V_{tn} = |V_{GS3}| - |V_{tp}| + (|V_{tp}| - V_{tn})$. Si noti che $|V_{GS3}| - |V_{tp}|$ può essere ridotto a qualche centinaio di mV, mentre $(|V_{tp}| - V_{tn})$ è di solito negativo, perchè la V_{tn} è affetta da effetto body e quindi è molto più grande del valore per $V_{BS}=0$, che generalmente è prossimo a $|V_{tp}|$. Si comprende allora che $|V_{GS3}| - V_{tn}$ può essere negativo e quindi la V_c può addirittura superare, anche se di poco, la V_{DD} . Non si dimentichi però che in queste condizioni (valori estremi di V_c) la dinamica di uscita risulta assai ridotta.

4.2 Amplificatori differenziali cascode a MOSFET

Abbiamo visto che l'amplificatore differenziale semplice ha un guadagno dato dal prodotto $g_m R_{out}$. È stato anche rilevato che un aumento del guadagno porta inevitabilmente una diminuzione del prodotto guadagno banda. Per aumentare il guadagno senza incorrere in questa limitazione si può cambiare la topologia circuitale in modo da aumentare la R_{out} senza modificare il g_m . Il metodo più semplice è ricorrere ad un amplificatore cascode, ovvero ad una cascata di un source comune e di un gate comune.

Amplificatore differenziale cascode.

La struttura di un amplificatore cascode differenziale è mostrata nella Figura 4.2.1



Figura 4.2.1

Lo stadio a source comune è costituito dai transistori M1 e M2 (si consideri che per piccoli segnali di modo differenziale essi hanno effettivamente il source a massa); lo stadio a gate comune (differenziale) è costituito dai transistori M3 e M4. Lo specchio cascode M5,M6,M7,M8 sostituisce lo specchio semplice dell'amplificatore di Figura 4.1.1. Ciò è necessario in quanto l'alta impedenza di uscita dello stadio amplificatore cascode non potrebbe essere sfruttata usando uno specchio di carico a bassa resistenza come lo specchio semplice. Si dimostra come nel caso precedente che la corrente di cortocircuito per piccoli segnali è data da: $g_{ml}V_d$. Con procedimento esattamente analogo a quello utilizzato per l'amplificatore di Figura 4.1.1 si ricava che la resistenza di uscita è data da:

$$R_{out} \cong (g_{mn}r_{dn})r_{dn} || (g_{mp}r_{dp})r_{dp}$$

dove g_{mn} e r_{dn} sono relativi a M1,M2,M3,M4 (supposti uguali) e g_{mp} , r_{dp} sono relativi a M5,M6,M7,M8 (anche questi uguali). Si può notare che la resistenza di uscita è pari a al parallelo delle resistenze di uscita due specchi cascode (uno di tipo n e l'altro di tipo p). Come ordine di grandezza è pari a quella dell'amplificatore di Figura 4.1.1 moltiplicata per un termine $g_m r_d$, che tipicamente è dell'ordine di un centinaio. Pertanto questo stadio può raggiungere amplificazioni notevolmente superiori a quelle dello stadio di Figura 4.1.1. Una limitazione all'impiego di questo stadio è il fatto che anche qui la dinamica di uscita è legata al modo comune in ingresso: la tensione V_{K2} limita in alto il range del modo comune e in basso la dinamica di uscita. Infatti, affinché M2 e M1 rimangano in saturazione si dovrà avere:

$$V_{D1} = V_{K2} - V_{GS3} > V_{G1} - V_{tn} = V_c - V_{tn} \implies V_c < V_{K2} - (V_{GS3} - V_{tn})$$

Inoltre affinché M4 rimanga in saturazione si dovrà avere:

$$V_{D4} = V_U > V_{G4} - V_{tn} \implies V_U > V_{K2} - V_{tn}$$

Pertanto la V_{K2} agisce come "spartiacque" tra la dinamica dell'uscita e quella del modo comune. Lo stadio può essere quindi impiegato solo nei casi in cui non si voglia contemporaneamente un'ampia dinamica del modo comune in ingresso e dell'uscita. Un altro inconveniente di questo stadio è il fatto che in virtù del grande numero di transistori "impilati" esso non è adatto a lavorare con basse tensioni di alimentazione.

Amplificatore folded cascode.

L'amplificatore folded cascode (cascode ripiegato) supera i limiti visti per l'amplificatore cascode. La sua struttura è mostrata in Figura 4.2.2.

In questo amplificatore il source comune è sempre costituito da due *n*-MOS (M1 e M2) mentre il gate comune è a *p*-MOS (M6 e M7). Naturalmente esiste anche una versione duale con tutti i transistori di tipo opposto a quelli di figura Figura 4.2.2. V_{K2} e V_{K3} sono tensioni costanti di polarizzazione. M3 e M4 agiscono da generatori di corrente per la corretta polarizzazione del circuito.

<u>Punto di riposo</u>: $I_{D1}=I_{D2}=I_0/2$. $I_{D8}=I_{D9}=I_1-I_0/2$. Le correnti I_0 e I_1 sono imposte, I_{D8} (=/ I_{D6} /) e I_{D9} (=| I_{D7} |)) derivano da esse e , per la corretta polarizzazione dello stadio, devono essere non nulle (e, naturalmente, del verso consentito dal tipo di MOSFET, ovvero dirette verso la V_{SS}).



Figura 4.2.2

Affinché ciò accada dovrà essere:

$$I_1 - \frac{I_0}{2} > 0$$

<u>Funzionamento del circuito.</u> Si procede come nel caso dell'amplificatore differenziale semplice, calcolando prima una corrente di cortocircuito di uscita e poi calcolando la R_{out} . La corrente di cortocircuito risulta data da:

$$I_{UCC} = I_{D7} - I_{D9} = (I_1 - I_{D1}) - (I_1 - I_{D2}) = -(I_{D1} - I_{D2})$$

Si faccia attenzione al fatto che per il calcolo dell'espressione precedente si è considerato che in un transistore p-MOS una I_{DS} positiva è una corrente che scorre dal source verso il drain (verso naturale della corrente).

La corrente di cortocircuito ha quindi un'espressione analoga a quella dell'amplificatore differenziale semplice, essendo anche qui costituita dalla differenza tra le correnti di drain di due MOSFET accoppiati di emettitore e quindi è data dall'equazione (4.1.5) la quale è perfettamente valida in quanto le tensioni di drain di M1 e M2 sono bloccate dalla bassa impedenza degli stadi a gate comune M6-M7. Per piccole tensioni V_d anche qui abbiamo:

$$I_{UCC} = g_{mn} V_d$$

<u>La resistenza di uscita</u> si calcola come al solito introducendo un generatore di prova V_P in uscita e calcolando la I_P . Come per il differenziale semplice si sdoppia V_P in $V_{P1}=V_{P2}=V_P$ e si calcolano le quattro componenti della I_P :

$$I_{P} = I_{P1}^{(1)} + I_{P2}^{(1)} + I_{P1}^{(2)} + I_{P2}^{(2)}$$

La Figura 4.2.3 mostra il circuito utilizzato per il calcolo dalla I_P .



Figura 4.2.3

Quando agisce V_{P2} (e V_{P1} è cortocircuitato) si nota che V_{P2} entra sull'uscita di uno specchio e vede quindi una resistenza circa pari a $R_{VP2}=(g_{m9}r_{d11})r_{d9}$. Pertanto la corrente erogata da V_{P2} sarà:

$$I_{P2}^{(2)} \cong \frac{V_P}{(g_{m9}r_{d11})r_{d9}}$$

D'altro canto, la corrente erogata da V_{P2} si ferma sul lato di uscita dello specchio e V_{P2} non ha modo di indurre corrente nel ramo del generatore V_{P1} . Pertanto:

 $I_{P1}^{(2)} = 0$



Figura 4.2.4

Quando agisce V_{P1} la situazione è un po' più complessa. Come si può osservare nella Figura 4.2.4, V_{P1} "entra" sul drain di M7 che ha sul source il parallelo di r_{d3} e di quello che si vede verso il drain di M1.

Ripetendo la considerazione fatta nel caso del differenziale semplice si osserva che dal drain di M1 si vede una resistenza circa pari a $2r_{d1}$ (si ricordi che il source di M1 è connesso verso massa attraverso una resistenza che sostanzialmente è pari a $1/g_{m2} = 1/g_{m1}$.). Pertanto la resistenza vista da V_{P2} sarà data da:

$$R_{VP1} = (g_{m7} \cdot r_{d3} \| 2r_{d1})r_{d7} = g_{m7}r_{d7} \frac{2r_{d1}r_{d3}}{2r_{d1} + r_{d3}}$$

e sarà inoltre: $I_{P_1}^{(1)} = V_P / R_{VP_1}$. La corrente $I_{P_1}^{(1)}$, arrivata al nodo D1 si divide in due componenti, di cui una scorre verso massa attraverso r_{d3} , mentre l'altra arriva praticamente inalterata sul generatore V_{P2} seguendo il percorso indicato nella figura precedente(incontra solo diramazioni dove una via è a impedenza molto più bassa e raccoglie quindi praticamente tutta la corrente). La componente che prosegue verso V_{P2} si può calcolare applicando la formula del partitore di corrente a $I_{P1}^{(1)}$ che giunge sul nodo D1. Pertanto abbiamo:

$$I_{P2}^{(1)} = I_{P1}^{(1)} \frac{r_{d3}}{2r_{d1} + r_{d3}}$$

Raccogliendo infine le componenti della corrente I_P si ottiene:

$$I_{P} = I_{P1}^{(1)} + I_{P2}^{(1)} + I_{P2}^{(2)} = \frac{V_{P}}{g_{m9}r_{d11}r_{d9}} + I_{P1}^{(1)}\left(1 + \frac{r_{d3}}{2r_{d1} + r_{d3}}\right) = \frac{V_{P}}{g_{m9}r_{d11}r_{d9}} + 2I_{P1}^{(1)}\left(\frac{r_{d1} + r_{d3}}{2r_{d1} + r_{d3}}\right) = \frac{V_{P}}{g_{m9}r_{d11}r_{d9}} + \frac{2V_{P}(2r_{d1} + r_{d3})}{2g_{m7}r_{d7}r_{d1}r_{d3}}\left(\frac{r_{d1} + r_{d3}}{2r_{d1} + r_{d3}}\right)$$

Semplificando l'ultima espressione trovata si ottiene:

$$R_{out}^{-1} = \frac{I_P}{V_P} = \frac{1}{g_{m9}r_{d11}r_{d9}} + \frac{1}{g_{m7}r_{d7}r_{d3}} \left(\frac{r_{d1} + r_{d3}}{r_{d1}}\right)$$

La resistenza di uscita R_{out} è quindi pari al parallelo delle due resistenze:

$$R_{n} = (g_{m9}r_{d11})r_{d9}; \qquad R_{P} = \left(g_{m7}r_{d3}\frac{r_{d1}}{r_{d1} + r_{d3}}\right)r_{d7}$$

La R_n è la resistenza di uscita dello specchio di carico, la R_P è pari alla resistenza di uno specchio costruito con i transistori M7 e M3, moltiplicata per il fattore $r_{d1}/(r_{d1}+r_{d3})$. Per valutare l'ordine di grandezza della R_{out} si può, per semplicità, supporte che tutte le r_d e i g_m dell'amplificatore siano uguali: si ottiene un valore di resistenza di uscita:

$$R_{out} \approx \frac{1}{3} (g_m r_d) \cdot r_d$$

L'amplificazione che si può ottenere è quindi dell'ordine di:

$$A_d = g_m R_{out} \approx \frac{1}{3} (g_m r_d)^2$$

Confrontando questa amplificazione con quella dell'equazione (4.1.7) si evince che il folded cascode ha un guadagno superiore a due amplificatori semplici collegati in cascata.

<u>Amplificazione di modo comune.</u> Si dimostra semplicemente che, nonostante l'asimmetria dovuta al collegamento a diodo di M8-M10, per tensioni differenziale nulle (ovvero in presenza di sola V_c), si ha $I_{D8} = I_{D10}$. Con argomentazioni analoghe a quelle utilizzate per il punto di riposo dell'amplificatore differenziale semplice se ne deduce che $V_{DS8} = V_{DS9}$ e $V_{DS10} = V_{DS11}$. Pertanto la tensione sul drain di M9 (ovvero la V_U) deve essere uguale alla tensione sul drain di M8 (ricordiamo, solo per $V_d = 0$). Quindi basta calcolare le variazioni della V_{D8} e si ha il segnale in uscita (variazioni). Come per l'amplificatore differenziale semplice, anche qui un modo comune provoca variazioni di corrente in M1 e M2 date da:

$$\Delta I_D\Big|_{V_d=0} = \frac{V_c}{2r_{os}}$$

dove r_{os} è la resistenza di uscita dello specchio (M5 in Figura 4.2.2) che fornisce la I_0 . La V_{D8} è chiaramente data dal prodotto di questa variazione di corrente per la resistenza che connette a massa il drain di M8. Questa è pari alla serie delle resistenze differenziali di M8 e M10 connessi a diodo ed è quindi pari a $2/g_m$. Si ha quindi infine:

$$A_{c} = \frac{V_{U}}{V_{c}} \bigg|_{V_{d}=0} = \frac{V_{D8}}{V_{c}} \bigg|_{V_{d}=0} = -\frac{1}{g_{m}r_{os}}$$

L'amplificazione di modo comune è quindi doppia rispetto a quella dell'amplificatore differenziale semplice ma A_d è molto più grande e quindi anche il **CMRR** è molto più elevato. <u>Dinamica di ingresso (modo comune) e di uscita</u>. Affrontiamo prima la dinamica di uscita: in basso è limitata dalla dinamica dello specchio cascode di carico e potrà arrivare quindi fino a $V_{SS}+2(V_{GS}-V_{Tn})+V_{Tn}$. Dunque:

$$V_{U} > V_{SS} + 2(V_{GS} - V_{t}) + V_{tn}$$
(4.2.1)

In alto il limite sarà dato dalla saturazione di M7:

$$|V_{DS7}| > |V_{GS7}| - |V_{tp}| \implies V_{S7} - V_{D7} > V_{S7} - V_{G7} - |V_{tp}|$$

Si noti che è stato possibile sostituire l'operatore di modulo con un cambio di segno dell'argomento perché già si sapeva che gli argomenti sono negativi. Semplificando e sostituendo $V_{D7}=V_U e V_{G7}=V_{K2}$ si ottiene:

$$V_U < V_{K2} + \left| V_{tp} \right| \tag{4.2.2}$$

Per quanto riguarda il modo comune in ingresso, è chiaro che in basso sussiste la stessa 66 limitazione dell'amplificatore differenziale semplice, per identità di struttura. Ovvero:

$$V_c > V_{SS} + V_{GS} + V_{MIN} \tag{4.2.3}$$

dove V_{MIN} è la minima tensione sui terminali di uscita dello specchio che fornisce la I_0 (nel nostro caso $V_{MIN}=(V_{GS}-V_{Tn})$. In alto, invece il limite è dato dall'entrata in zona triodo di M1 e M2. Fissiamoci su M1. Deve risultare:

$$V_{D1} = V_{K2} + |V_{GS7}| > V_{G1} - V_{tn} = V_c - V_{tn}$$

Pertanto si avrà:

$$V_c < V_{K2} + |V_{GS7}| + V_{tm}$$

Osserviamo subito che, a differenza di quanto accadeva per il cascode (non folded), fissare V_{K2} ad un valore più alto possibile ha qui effetti benefici sia sulla dinamica di uscita sia su quella di modo comune in quanto estende verso l'alto il limite superiore di entrambe. Il massimo valore che può essere assegnato alla V_{K2} è quello che posizione M3 e M4 al limite della zona di saturazione. Andare oltre li porterebbe in zona triodo. Pertanto:

$$V_{K2MAX} = V_{DD} - (|V_{GS3}| - |V_{tp}|) - |V_{GS7}|$$

.

Con questo valore di V_{K2} si ottengono i seguenti limiti superiori per la dinamica di uscita e il modo comune di ingresso:

$$V_{U} < V_{DD} - 2(|V_{GSP}| - |V_{tp}|)$$
(4.2.4)

$$V_{c} < V_{DD} - (|V_{GSP}| - |V_{ip}|) + V_{in}$$
(4.2.5)

Le due espressioni precedenti sono state ottenute considerando che le $V_{GS3} = V_{GS7} = V_{GSP}$ (almeno come ordine di grandezza). Importante: nel folded cascode la V_U può raggiungere la V_{DD} a meno di due (V_{GS} - V_t), ovvero di qualche centinaio di mV e contemporaneamente la dinamica di modo comune può addirittura superare la V_{DD} !. In basso le condizioni sono notevolmente peggiori in quanto le equazioni (4.2.1) e (4.2.3) indicano che la distanza dalla V_{SS} contiene un termine V_t e quindi non può scendere sotto un valore che tipicamente è dell'ordine di 1 V.

4.3 Amplificatori a MOSFET a larga dinamica (OTA e OTA rail-to-rail)

L'amplificatore differenziale semplice mostrato in Figura 4.1.1 ha una limitazione importante che consiste nel fatto che il modo comune limita in basso la dinamica di uscita. La versione duale di questo amplificatore, con transistori *p*-MOS di ingresso, mostrata nella figura seguente, ha limitazione opposta, ovvero il modo comune limita <u>in alto</u> la dinamica di uscita. Pertanto, se è importante che la dinamica di uscita arrivi fino alla V_{SS} (ma non alla V_{DD}), in alternativa alla versione a *n*-MOS, di ingresso si può usare quella a *p*-MOS.



Figura 4.3.1

L'amplificatore a *p*-MOS non risolve però il problema di avere una dinamica di uscita che, indipendentemente dal modo comune in ingresso, si estende dalla V_{DD} alla V_{SS} . Per fare questo bisogna che il terminale di uscita e uno dei due di ingresso non si trovino sullo stesso transistore. Un modo per ottenere ciò potrebbe essere il folded cascode visto nel paragrafo 5.2, che però presenta qualche limitazione sulla dinamica di uscita, introdotta dallo specchio cascode. Inoltre il folded cascode presenta maggiore complessità circuitale, e, soprattutto, tensioni di alimentazione più elevate. Una soluzione più semplice che mantiene tutte le caratteristiche dell'amplificatore differenziale semplice (A_d , A_c , R_{out} ...) ed è molto adatta ad essere utilizzata con bassi valori delle tensioni di alimentazione è mostrata nello schema della Figura 4.3.2. Il funzionamento di questo schema è il seguente

- La corrente I_{D7} è pari alla corrente I_{D2} , a causa dello specchio M4-M7.
- La corrente I_{D6} è pari a I_{D1} , a causa dello specchio M3-M6.
- La corrente I_{D9} è pari a I_{D6} , a causa dello specchio M8-M9; pertanto $I_{D9} = I_{D1}$.

A questo punto basta notare che, come al solito, chiudendo in cortocircuito l'uscita si ottiene la corrente:

$$I_{\rm UCC} = I_{\rm D7} - I_{\rm D9} = I_{\rm D2} - I_{\rm D1}$$

Quindi, a parte un'inversione di segno, la corrente di cortocircuito è uguale a quella dello stadio differenziale semplice (che, ricordiamo era pari a I_{D1} - I_{D2}). In questo schema il terminale non invertente è quindi quello contrassegnato con V_2 e quello invertente con V_1 . Per cui $V_d = V_2$ - V_1 . La resistenza di uscita di questo circuito si calcola semplicemente osservando che dall'uscita vedo solo il parallelo delle resistenze di drain di M7 e M9. Per piccoli segnali $i_{ucc} = g_{mn}v_d$. Quindi:

$$A_{d} = g_{mn} R_{out} = g_{mn} (r_{d7} \| r_{d9})$$



Figura 4.3.2

Si verifica facilmente che anche questo circuito si comporta bene per quanto riguarda l'amplificazione di modo comune in quanto le variazioni di i_{d1} e i_{d2} in presenza di solo modo comune sono uguali e, a parte l'errore introdotto dagli specchi di corrente, si sottraggono in uscita.

La dinamica di uscita è praticamente estesa dalla V_{SS} alla V_{DD} . Più precisamente l'amplificazione (ovvero la pendenza della caratteristica) rimane praticamente costante per:

$$V_{SS} + (V_{GS9} - V_{tm}) < V_U < V_{DD} - (|V_{GS7}| - |V_{tp}|)$$

Quindi ci possiamo avvicinare alla V_{DD} e alla V_{SS} a meno di una tensione di saturazione $(V_{GS} - V_t)$ ovvero di una quantità che può essere ridotta fino a un centinaio di mV. Oltre questi estremi la resistenza di uscita diminuisce rapidamente e con essa pure la pendenza della caratteristica. Aumentando la V_d fino al valore V_{dmax} della coppia differenziale M1-M2 si raggiungono comunque i rail di alimentazione. L'amplificatore di Figura 4.3.2 realizza la forma più semplice di OTA, ovvero Operational Transconductance Amplifier. Per quanto visto esso è *rail-to-rail* in uscita.

Per quanto riguarda la dinamica del modo comune in ingresso, l'amplificatore di Figura 4.3.2 non presenta alcun vantaggio rispetto all'amplificatore differenziale semplice di Figura 4.1.1. Infatti esso smette di funzionare quando V_c scende sotto $V_{SS} + V_{GSI} + (V_{GS5} - V_{tn})$. In alto, abbiamo visto che V_c può invece raggiungere la V_{DD} .

La versione duale, a transistori *p*-MOS in ingresso, permette invece di arrivare con la V_c fino alla V_{SS} , ma presenta limitazioni in alto. La figura seguente riassume schematicamente i limiti della dinamica del modo comune per i due tipi di OTA.

La Figura 4.3.3 suggerisce un modo per ottenere un amplificatore il cui range di ingresso copra tutto l'intervallo VSS-VDD. L'idea è quella di connettere "in parallelo" due OTA duali, in modo che almeno uno dei due sia sempre in funzione. Per fare ciò occorre che i due amplificatori abbiano lo stesso segnale di ingresso e producano correnti di corto circuito che

si sommano nel nodo di uscita. La Figura 4.3.4 mostra lo schema più comune di amplificatore differenziale rail-to-rail in ingresso e uscita. In pratica i transistori M11-M15 realizzano l'amplificatore a *p*-MOS, mentre M21-M25 quello a *n*-MOS.



Figura 4.3.3

Si può verificare rapidamente che $I_{D24} = I_{D12} + I_{D22}$ e $I_{D13} = I_{D11} + I_{D21}$. I_{D24} e I_{D13} si specchiano nei due transistori dello stadio di uscita.

Per cui si verifica facilmente che $I_{UCC} = (I_{D12} - I_{D11}) + (I_{D22} - I_{D21})$. Osservando che le differenze nelle due parentesi sono proprio le correnti di cortocircuito dei due stadi differenziali *p* ed *n*, si verifica che il circuito funziona come anticipato. L'unico inconveniente è che il g_m complessivo dello stadio (pari a i_{ucc}/v_d) varia a seconda della zona di in cui l'amplificatore si trova a lavorare. I transistori MA1 e MA2 servono a sommare le correnti dello stadio, mentre MB1-MB3 forniscono le correnti di polarizzazione.



Figura 4.3.4

4.4 Amplificatore differenziale a BJT, carichi attivi e uscita single ended.



Figura 4.4.1

l'amplificatore mostrato in Figura 4.4.1 è analogo alla versione a MOSFET mostrato in Figura 4.1.1. L'analisi del circuito può essere svolta in modo simile a quella effettuata per il circuito a MOS. In particolare si ritrova l'espressione del guadagno di modo differenziale:

$$A_d = g_{mn} \left(r_{0n} \left\| r_{0p} \right. \right)$$

dove r_{0n} e r_{0p} sono le resistenze differenziali di collettore (pari a $1/h_{oe}$) rispettivamente dei transistori NPN (M1 e M2) e di quelli PNP (M3 e M4). Esplicitando il g_m e le r_0 si ottiene:

$$A_d = \frac{V_{Aeq}}{V_T} \quad \text{con} \quad V_{Aeq} = \left(\frac{1}{V_{An}} + \frac{1}{V_{Ap}}\right)^{-1}$$

dove la V_{Aeq} è una tensione di Early equivalente che combina la tensione di Early degli NPN (V_{An}) e quella dei PNP (V_{Ap}) . Il guadagno non può quindi essere influenzato in alcun modo, in quanto è dato dal rapporto di due tensioni che dipendono dal processo (V_A) e dalla temperatura $(V_T = kT/q)$. Essendo le tensioni di Early dell'ordine delle decine di volt (fino al centinaio) e V_T a temperatura ambiente circa 26 mV, si ottengono guadagni che raggiungono facilmente il migliaio.

Per quanto riguarda il modo comune la situazione è più complessa che per il circuito a MOSFET in quanto, a causa della corrente di base nello specchio Q3-Q4, anche se $V_d = 0$ non si ha $I_{C1} = I_{C2}$. Si può fare comunque una stima approssimata del guadagno di modo comune

facendo riferimento alla figura seguente che rappresenta la situazione nell'amplificatore, con uscita in cortocircuito, quando viene applicata una tensione di modo comune.



Figura 4.4.2

Innanzitutto osserviamo che le correnti a riposo I_{C1} e I_{C2} non sono uguali ma sono legate dal rapporto:

$$\frac{I_{C2}}{I_{C1}} = k_s$$

dove k_s è il rapporto fissato dallo specchio Q3-Q4. L'applicazione di un modo comune in ingresso provoca una variazione della tensione di emettitore, v_e, che, con ottima approssimazione è proprio pari a v_c . (Dato che $V_E = V_C - V_{BE}$ e V_{BE} è praticamente costante). La variazione di corrente nello specchio di polarizzazione (Q5 in Figura 4.4.1, rappresentato dalla resistenza differenziale r_{os}.), pari a v_c / r_{os} , entra nel nodo di emettitore e si divide nelle due variazioni $i_{c1}e i_{c2}$, ciascuna proporzionale al g_m del corrispondente transistore. Ciò è vero perché risulta (trascurando la dipendenza dalla V_{CE}):

$$i_{c1} = g_{m1}v_{be1}; \quad i_{c2} = g_{m2}v_{be2}$$

(le v_{be} indicate sono le variazioni) e, essendo $v_d = 0$, $v_{be1} = v_{be2}$. Quindi:

$$v_d = 0 \implies \frac{i_{c2}}{i_{c1}} = \frac{g_{m2}}{g_{m1}} = \frac{I_{C2}}{I_{C1}} = k_s$$

La *i*_{ucc} risulta data da:

$$i_{ucc} = i_{c4} - i_{c2} = k_s i_{c1} - i_{c2} = k_s i_{c1} - k_s i_{c1} = i_{c1} (k_s - k_s)$$

dove abbiamo indicato con k_s ' il rapporto dello specchio Q3-Q4 alle variazioni (che differisce
di poco da quello statico). A questo punto basta calcolare la variazione i_{c1} in funzione di v_c , considerando che k_s non differisce molto dall'unità:

$$i_{c2} = \frac{g_{m2}}{g_{m1}}i_{c1} \implies i_{c1} + k_s i_{c1} = \frac{v_c}{r_{os}} \implies i_{c1} = \frac{v_c}{(1+k_s)r_{os}} \cong \frac{v_c}{2r_{os}}$$

Sostituendo la i_{c1} nell'espressione della i_{ucc} e considerando che $v_u = i_{ucc}R_{out}$ si ha infine:

$$A_c = \frac{R_{out}(k_s' - k_s)}{2r_{os}}$$

Considerando che R_{out} e r_{os} sono dello stesso ordine di grandezza e che la differenza $k_s - k_s$ è pari a qualche centesimo, l'amplificazione di modo comune risulta solitamente dell'ordine di 10^{-2} .

Il CMRR vale quindi:

$$CMRR = \frac{2g_{mn}r_{os}}{\left(k_{s} - k_{s}\right)}$$

Per quanto riguarda la dinamica di uscita, ripetendo le considerazioni fatte per l'amplificatore differenziale a MOSFET si arriva alla rappresentazione grafica di Figura 4.4.3



Figura 4.4.3

Anche qui la dinamica di uscita è limitata in basso dal valore del modo comune. Per quanto riguarda il range del modo comune in ingresso, con considerazioni analoghe a quelle fatte per l'amplificatore a MOSFET, si trova che:

$$V_{EE} + V_{BE} + V_{CESAT} < V_c < V_{DD} - V_{CESAT}$$

Capitolo 5. Riferimenti di tensione e traslatori

5.1 Riferimenti di tensione.

Per la realizzazione di sorgenti di tensione costante sia nei confronti della temperatura sia delle tensioni di alimentazioni si possono sfruttare due tipi differenti di approccio:

- Circuiti utilizzanti diodi zener.
- Circuiti a Band Gap.

I circuiti che utilizzano diodi zener presentano alcune controindicazioni, tra cui le più importanti sono:

- 1. Il diodo zener non è disponibile nelle tecnologie standard. Come sostituto si può usare la giunzione base emettitore dei transistori bipolari, che ha una tensione di breakdown tipicamente di 7-10 V. Questa tensione non è tuttavia riproducibile. L'inserimento di diodi zener affidabili e con tensione voluta comporta una complicazione del processo.
- 2. I diodi zener hanno una V_{BV} che dipende dalla temperatura (cresce con *T* per $V_{BV} > 6$ V, decresce per $V_{BV} < 6$ V)
- 3. Diodi zener per tensioni inferiori a 3 V non sono disponibili e presenterebbero comunque una forte dipendenza dalla temperatura. Siccome la tensione di alimentazione deve essere maggiore di V_{BV} , gli stabilizzatori a zener non sono adatti a lavorare con basse tensioni di alimentazione.
- 4. Le tensioni ottenute mediante diodi zener sono molto rumorose. Per eliminare le componenti a bassa frequenza del rumore degli zener sarebbero necessari condensatori di elevata capacità, non sono integrabili su silicio.

Per questi motivi sono stati sviluppati riferimenti di tensione che fanno uso solo di componenti standard (transistori). Questi circuiti, denominati "riferimenti di tensione a band gap" sono basati su stringenti requisiti di matching e possono essere realizzati solo in forma integrata.

Lo schema di principio di un circuito a band gap è mostrato nella Figura 5.1.1:



Figura 5.1.1

In pratica il transistore bipolare montato a diodo viene alimentato da un generatore di corrente I_C . La sua V_{BE} vale circa 0.6-0.7, in dipendenza dalla corrente e dall'area del transistore. Questa tensione non può essere usata come un riferimento stabile in quanto essa dipende fortemente dalla temperatura applicata con un coefficiente di temperatura negativo, tipicamente variabile da -3×10^{-3} V/K a -2×10^{-3} V/K. Per annullare questa variazione si può sommare una tensione proporzionale a V_T , dove V_T è kT/q. In questo modo, facendo riferimento alla figura, la derivata della tensione di uscita (V_{BG}) è pari a:

$$\frac{dV_{BD}}{dT} = \frac{dV_{BE}}{dT} + b\frac{k}{q}; \qquad \text{con}: \frac{k}{q} = 8.61 \times 10^{-5} \text{ V/K} \qquad (5.1.1)$$

Per esempio, se la derivata della V_{BE} è -2.6 mV/K, per ottenere una V_{BG} indipendente dalla temperatura occorre fissare un'amplificazione b=30.2. Sfortunatamente la derivata della V_{BE} cambia con la temperatura, pertanto l'annullamento perfetto della dV_{BG}/dT si avrà solo per una specifica temperatura. Comunque si constata che la dipendenza della V_{BG} dalla temperatura risulta molto ridotta in un ampio intervallo di temperature (si possono ottenere variazioni complessive di pochi mV su tutto l'intervallo $-40 \div +150$ °C.

Prima di passare ad alcuni esempi circuitali che realizzano questa funzione, approfondiamo il comportamento della V_{BG} .

Innanzitutto calcoliamo la V_{BE}:

$$V_{BE} = V_T \ln\left(\frac{I_C}{I_S}\right)$$

La I_C non è costante, ma viene fatta variare con la temperatura assoluta T secondo la legge:

$$I_c = GT^{a}$$

dove *G* e α sono costanti. Questo tipo di andamento non è essenziale per il funzionamento del band-gap e, come verrà mostrato in seguito, non introduce sostanziali differenze rispetto al caso in cui *I*_C sia una costante. Occorre inoltre osservare che è difficile ottenere correnti costanti, mentre si possono facilmente ottenere correnti proporzionali alla temperatura (α =1).

La corrente di saturazione *Is* può essere espressa da:

$$I_{S} = \frac{qA_{E}n_{i}^{2}D_{n}}{Q_{B}} = F \cdot n_{i}^{2}D_{n}$$

dove F è una costante che congloba i termini non dipendenti dalla temperatura, Q_B è il drogaggio totale della base, D_n la costante di diffusione degli elettroni, A_E , l'area di emettitore e n_i la concentrazione di portatori nel silicio intrinseco.

Esplicitando $D_n e n_i^2$ come:

$$n_i^2 \propto T^3 e^{-\frac{E_g}{kT}}; \qquad D_n = \mu_n \frac{kT}{q}$$

dove E_g è l'energia del gap del silicio (circa 1.1 eV) e μ_n la mobilità degli elettroni. Infine, esprimendo la dipendenza dalla temperatura della mobilità come: $\mu_n \propto T^{-n}$ si ottiene:

$$I_{S} = BT^{\gamma} e^{\frac{V_{G0}}{V_{T}}}$$

76

dove *B* è una costante indipendente dalla temperatura, $\gamma=4-n$ e $V_{G0} = Eg/q$ paria circa 1.12 V. Sostituendo le espressioni della I_S e della I_C nell'espressione della V_{BE} si ottiene:

$$V_{BE} = V_T \ln\left(\frac{GT^{\alpha}}{BT^{\gamma} \exp\left(\frac{-V_{GO}}{V_T}\right)}\right) = V_{GO} + V_T \left[\ln(G \cdot E) - (\gamma - \alpha)\ln(T)\right]$$
(5.1.2)

dove con *E* abbiamo indicato B^{-1} .

La tensione di uscita del regolatore band-gap risulta allora:

$$V_{BG} = V_{GO} + V_T \left[\ln(G \cdot E) + b - (\gamma - \alpha) \ln(T) \right]$$
(5.1.3)

Il coefficiente *b* viene calcolato in modo tale che la derivata della V_{BG} risulta nulla per un valore di temperatura stabilito in fase di progetto. Detto T_0 questo valore si ha:

$$\frac{dV_{BG}}{dT} = \frac{k}{q} \left[\ln\left(G \cdot E\right) + b - (\gamma - \alpha) - (\gamma - \alpha) \ln\left(T_0\right) \right] = 0$$
(5.1.4)

L'equazione precedente consentirebbe di stabilire il valore di *b* qualora fossero noi i parametri *G*, *E*, γ , α ed il valore prescelto per *T*₀. In realtà, in fase di progetto si procede più semplicemente utilizzando la formula (5.1.1), nella quale si usa il valore di dV_{BE}/dT stimato dalle simulazioni.

L'equazione (5.1.4) è comunque utile per ricavare un'espressione semplice della V_{BG} che ne permetta di valutare l'andamento. Dall'equazione (5.1.4) si ricava infatti:

$$\ln(G \cdot E) + b = (\gamma - \alpha) + (\gamma - \alpha) \ln(T_0)$$

Sostituendo questa espressione nella (5.1.3) si ottiene:

$$V_{BG} = V_{G0} + V_T \left(\gamma - \alpha \right) \left(1 + \ln \left(\frac{T_0}{T} \right) \right)$$
(5.1.5)

Questa espressione descrive il comportamento della V_{BG} in funzione della temperatura qualora siano noti la temperatura T_0 a cui la derivata si annulla e il valore del parametro γ - α . A titolo di esempio, nella Figura 5.1.2 è mostrato l'andamento della tensione di band-gap fornita dall'equazione (5.1.5) per due diversi valori di T_0 , pari a 27 °C e 50 °C e per γ - α = 2.5. Si osservi che le curve presentano una derivata nulla solo per la temperatura ottimale di funzionamento (T_0). Inoltre la curva a T_0 maggiore presenta anche un valore di tensione di uscita più alto, come si può verificare dall'analisi dell'equazione (5.1.5). I grafici della Figura 5.1.2 mostrano anche che la tensione di uscita (V_{BG}) subisce una variazione molto piccola (inferiore allo 0.1 %) su tutto l'intervallo di temperature (0-70 °C). In sede di progetto e dimensionamento di un riferimento di tensione a band-gap, la temperatura T_0 può essere fissata scegliendo opportunamente il termine *b* (si veda la Figura 5.1.1).



Figura 5.1.2

Esiste una grande varietà di circuiti che forniscono una tensione di riferimento stabile sfruttando il principio del band-gap. In ogni caso è sempre necessario disporre di transistori bipolari o, al limite, diodi a giunzione. In tecnologia CMOS si possono realizzare riferimenti a band-gap utilizzando i BJT parassiti di substrato. In un processo CMOS n-well i transistori di substrato sono di tipo pnp e presentano il collettore connesso con il substrato stesso e quindi alla V_{SS} . La figura seguente mostra un esempio di riferimento di tensione a band-gap in tecnologia CMOS n-well.



Figura 5.1.3

Il circuito è composto dai tre rami: (1): transistori M1-M2-M3-M4-Q1; (2) transistori M5-M6-M7-M8-Q2 e resistore R1; (3) M9-M10 Q3 e resistore R2. I *p*-MOS sono tutti uguali e realizzano quindi uno specchio cascode che impone che la corrente sia uguale nei tre rami. Inoltre anche tutti gli *n*-MOS sono identici. Ciò, assieme all'eguaglianza delle correnti nei rami, impone $V_{GS8} = V_{GS4}$. Questa relazione è verificata con elevata precisione in quanto M3 e M7 fanno sì che M4 e M8 abbiano anche stessa V_{DS} . Quindi si ricava facilmente $V_{S4} = V_{S8}$. (si noti che $V_{G4} = V_{G8}$ poichè i gate di M8 e M4 sono connessi). Ma:

$$V_{S4} = V_{BE1} = V_{S8} = V_{BE2} + V_{R1}$$

dove le V_{BE} vanno intese come valore assoluto. Si ricava quindi la tensione sulla resistenza R1:

$$V_{R1} = V_{BE1} - V_{BE2} = V_T \ln\left(\frac{I_{C1}I_{S2}}{I_{C2}I_{S1}}\right) = V_T \ln\left(\frac{I_{S2}}{I_{S1}}\right)$$

Il transistore Q2 viene fatto appositamente di area più grande di quella di Q1. In particolare:

$$\frac{A_{E2}}{A_{E1}} = \frac{I_{S2}}{I_{S1}} = n > 1 \quad \Rightarrow \quad V_{R1} = V_T \ln(n)$$

La corrente in R1 (e quindi in tutti e tre i rami) sarà data da:

$$I = \frac{V_{R1}}{R_1} = \frac{V_T}{R_1} \ln\left(n\right)$$

Se si trascura la dipendenza di R_1 dalla temperatura la corrente è proporzionale alla temperatura assoluta. Questa corrente scorre anche nel terzo ramo e quindi in Q3 e R_2 . La tensione di uscita sarà quindi:

$$V_{BG} = V_{BE3} + IR_2 = V_{BE3} + V_T \frac{R_2}{R_1} \ln(n)$$

La tensione di uscita è quindi data dalla somma di una V_{BE} e un termine proporzionale alla V_T . Riconosciamo quindi lo schema tipico del band-gap. Essendo la corrente che scorre in Q3 proporzionale a T, sarà α =1. Inoltre si può osservare che il termine b di Figura 5.1.1 è pari a:

$$b = \frac{R_2}{R_1} \ln(n)$$

Agendo sul rapporto R_2/R_1 si può quindi ottenere il valore di T_0 voluto, ovvero l'annullamento della derivata alla temperatura richiesta.

Infine occorre osservare che il circuito mostrato, come la maggioranza dei circuiti band-gap, presenta anche un altro punto di lavoro possibile, ovvero quello caratterizzato da correnti nulle in tutti e tre i rami. Si osservi che nel circuito è presente un anello di reazione positiva, costituito dai MOS M1 ... M8, dai BJT Q1,Q2 e dal resistore R1. Si può facilmente dimostrare che in corrispondenza del punto di riposo a correnti nulle il guadagno di anello ≥ 1 , mentre $\ge <1$ nel punto di lavoro corretto. Solo quest'ultimo risulterebbe quindi stabile. In pratica anche il punto a correnti nulle \ge stabile perché in tali condizioni i MOS entrano sotto-soglia e il loro guadagno risulta degenerato. Affinché il circuito si porti nel punto di lavoro utile occorre quindi aggiungere un semplice circuito di accensione che inietti una piccola corrente nel momento in cui il sistema viene alimentato e si disconnetta da solo una volta che il riferimento, grazie alla reazione positiva, si porta nel punto di lavoro corretto.

5.2 Traslatori di tensione.

I traslatori di tensione hanno la funzione di sommare una tensione costante al segnale. Il fatto che all'interno di un circuito integrato i vari stadi di elaborazione del segnale siano accoppiati in continua rende spesso necessaria l'operazione di traslazione di tensione.

Nel campo dei circuiti **CMOS**, il più semplice traslatore di tensione è costituito dal source follower. Con riferimento alla figura seguente, in (a) è mostrato un traslatore di tensione basato su un transistore *n*-MOS. Il traslatore è polarizzato con una corrente continua I_0 . Questo circuito è in grado di traslare in basso di una quantità pari a V_{GSn} . Se si richiede una traslazione verso l'alto è necessario ricorrere ad un source follower che impiega un *p*-MOS, come mostrato in (b). In questo caso si trasla verso l'alto di una quantità pari a $|V_{GSp}|$.



Figura 5.2.1

La traslazione può essere variata entro ampi limiti agendo sulla corrente I_0 e sulle dimensioni (*W/L*) dei transistori. In particolare si ha:

Traslatore
$$n: V_u = V_{in} - \left(V_{in} + \sqrt{\frac{2I_0}{\beta_n}}\right)$$

Traslatore $p: V_u = V_{in} + \left(\left|V_{ip}\right| + \sqrt{\frac{2I_0}{\beta_p}}\right)$

Circuiti con uguali rapporti I_0/β si comportano quindi nello stesso modo per quanto riguarda la traslazione. Questo grado di libertà viene sfruttato per fissare la resistenza di uscita del traslatore, pari a:

$$R_{out} = \frac{1}{g_m} = \frac{1}{\sqrt{2\beta I_0}}$$

La resistenza di uscita è spesso un parametro critico in quanto assieme alla capacità di carico fissa il limite superiore di banda del traslatore. Pertanto, a parità di traslazione e capacità di carico, grandi valori di I_0 e β comportano bande più estese, ma, di contro, elevata potenza dissipata e ingombro. La scelta cade quindi sulle minime dimensioni che consentono di soddisfare il limite di banda richiesto.

Come si può osservare non è possibile traslare mai di una tensione inferiore alla tensione di soglia. Nel caso si richiedano traslazioni inferiori a questo limite, si può usare una successione di un traslatore n e di uno p opportunamente dimensionati.

Osservazione importante: nelle espressioni della tensione di traslazione compare la tensione di soglia: quest'ultima, a causa dell'effetto body, dipende dal valore della tensione tra source e body, quindi dal valore della tensione di uscita. In altre parole la tensione di cui si trasla il segnale dipende dal valore del segnale stesso. È facile dimostrare che questo si traduce in una distorsione non lineare sul segnale. Questa distorsione potrebbe risultare inaccettabile se l'ampiezza del segnale è elevata. In un processo CMOS *n*-well è possibile connettere il body di un transistore *p*-MOS al suo source, inserendolo in una propria *n*-well. In questo modo si riduce notevolmente la distorsione del traslatore di tipo *p*. Questa operazione non è possibile per i transistori *n*-MOS e quindi il traslatore di tipo *n* presenta un comportamento corretto solo per piccoli segnali. In un processo CMOS *p*-well la situazione è opposta.

Per quanto riguarda i circuiti bipolari, si possono usare traslatori di livello ad emitter-follower, mostrati nella Figura 5.2.2.



Figura 5.2.2

Per traslare verso il basso si utilizza il circuito con BJT npn, per traslare verso l'alto il pnp. Tuttavia è facile comprendere che con i circuiti mostrati si può traslare solo di una quantità pari a V_{BE} che cambia poco con la corrente e le dimensioni dei transistori. Per traslare di quantità multiple di V_{BE} si possono impilare alcuni diodi tra l'emettitore dell'emitter follower e l'uscita.



Figura 5.2.3

Nella Figura 5.2.3 (a) è stato aggiunto un transistore collegato a diodo per ottenere una traslazione verso il basso pari a 2 V_{BE} . Per traslare di quantità che non sono multipli interi della V_{BE} si può usare un circuito "moltiplicatore di V_{BE} ", costituito in Figura 5.2.3 (b) da Q2 e dalle resistenze R1 e R2. In questo caso si trasla verso il basso di una tensione pari a:

$$V_{BE1} + V_{BE2} \frac{R_1 + R_2}{R_1}$$

L'espressione precedente fissa il rapporto tra R_1 e R_2 . Per quanto riguarda il loro valore occorre rispettare la condizione:

$$I_{B2} \cong \frac{I_0}{\beta_2} << \frac{V_{BE}}{R_1} << I_0$$

che garantisce che la I_0 coincida praticamente con la I_{C2} e, contemporaneamente, che nel partitore R1-R2 si possa trascurare la corrente di base I_{B2} .