


LABORATORIO ELETTRONICA DIGITALE:	01_09_A	Data: 26/05/2009
Nome _____		Esito:
Tempo a disposizione:	1 ora	

TEMA

Si consideri la porta NOR CMOS realizzata in tecnologia "ED", il cui schema elettrico è riportato in figura. Si richiede di completare la scheda con i risultati ottenuti dalle opportune simulazioni effettuate. Si ritengano trascurabili, almeno in prima approssimazione, le capacità associate alle diffusioni di source e drain.

	<p>a. Analisi statica a vuoto: si consideri l'ingresso A, mantenendo l'ingresso B nello stato neutro per la porta.</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <tr><td>V_{IL}</td><td></td></tr> <tr><td>V_{IH}</td><td></td></tr> <tr><td>V_{OL}</td><td></td></tr> <tr><td>V_{OH}</td><td></td></tr> </table> <p>b. Analisi statica a carico: si considerino in ingresso i livelli elettrici pieni (0 e 5 V).</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <tr><td>$V_{OLmax} @ IOL = 1 \text{ mA}$</td><td></td></tr> <tr><td>$V_{OHmin} @ IOH = 1 \text{ mA}$</td><td></td></tr> </table>	V_{IL}		V_{IH}		V_{OL}		V_{OH}		$V_{OLmax} @ IOL = 1 \text{ mA}$		$V_{OHmin} @ IOH = 1 \text{ mA}$	
V_{IL}													
V_{IH}													
V_{OL}													
V_{OH}													
$V_{OLmax} @ IOL = 1 \text{ mA}$													
$V_{OHmin} @ IOH = 1 \text{ mA}$													
<p>c. Analisi dinamica: si colleghi una capacità $C_L = 0.5 \text{ pF}$ in uscita. Si faccia variare il segnale d'ingresso A tra 0 e 5 V con tempi di salita e discesa uguali e pari a 500 ps, mantenendo l'altro ingresso nello stato neutro per la porta. Valutare i tempi di propagazione t_{pHL}, t_{pLH} e l'energia E fornita dall'alimentatore a seguito di una commutazione in discesa del segnale d'ingresso.</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <tr><td>$t_{pHL} (C_L = 0.5 \text{ pF})$</td><td></td></tr> <tr><td>$t_{pLH} (C_L = 0.5 \text{ pF})$</td><td></td></tr> <tr><td>$E (C_L = 0.5 \text{ pF})$</td><td></td></tr> </table>	$t_{pHL} (C_L = 0.5 \text{ pF})$		$t_{pLH} (C_L = 0.5 \text{ pF})$		$E (C_L = 0.5 \text{ pF})$		<p>d. Determinare la larghezza W_P dei transistori PMOS in modo tale che la tensione di uscita $V_{OHmin} @ IOH = 1 \text{ mA}$ sia pari a 4.2 V.</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <tr><td style="text-align: center;">W_P</td><td></td></tr> </table>	W_P					
$t_{pHL} (C_L = 0.5 \text{ pF})$													
$t_{pLH} (C_L = 0.5 \text{ pF})$													
$E (C_L = 0.5 \text{ pF})$													
W_P													